台积电:7nm率先量产 规划5nm及3nm工艺

台积电7nm制程芯片已开始量产,同时5nm制程将会在2019年年底或2020年年初投入量产。本月7日,AMD的7纳米制程CPU及GPU正式发布,正是由台积电代工。之前苹果的A12及华为海思麒麟980处理器,也都是由台积电的7纳米制程所生产。预计在今年年底之前,用上台积电7nm工艺制程的芯片将会超过50款。可以说在7nm制程上,台积电比三星、英特尔都要抢先一步。不仅如此,台积电还规划了5nm以及3nm工艺,其中5nm工艺投资计划超过250亿美元,预计2019年试产,2020年量产,而3nm工艺计划投资约为200亿美元,2020年开始建厂,2021年完成设备安装,预计2022年底到2023年初量产。


三星:激进派的代表 7nm EUV一步到位

作为芯片代工行业的后来者,三星是“全球IBM制造技术联盟”中激进派的代表,早早就宣布了7nm时代将采用EUV。今年4月,三星刚刚宣布已经完成了7nm新工艺的研发,并成功试产了7nm EUV晶元,比原进度提早了半年。在2018年年会上,三星官方宣称高通骁龙5G SoC采用的正是三星7nm LPP工艺,同时表示,基于EUV技术的7nm制程工艺会在接下来几个季度内大规模量产(初期EUV仅用于选择层)。 三星将FinFET技术的极限发挥到5nm LPE和4nm LPP,计划2019年风险试产。不过到了3nm时代,芯片越做越小,电流信道宽度不断变窄,难以控制电流方向,三星提出了GAAFET方案,定于2020年早些时候试产。


英特尔:拒绝投机取巧 追求真正的7nm

在英特尔看来,在一个固定的芯片面积上,能够塞进更多的晶体管,则意味着拥有更多的特性和功能,而不是一味的追求新一代工艺制程。在英特尔看来,竞争对手台积电、三星只是钻了工艺命名的空子,未免有投机取巧之嫌。 根据官方数据,台积电 7nm的逻辑电路密度只达到前一代 10nm制程的 1.6 倍。而英特尔希望满足最严苛的摩尔定律,大幅缩小晶体管体积的同时,还在制程导入全新材料,希望一步到位,实现真正的7nm。虽然因为追求过高的原因,英特尔的10nm工艺多次延期,但一旦英特尔度过难关,因为已经过导入新材料的学习曲期,下一代产品仍有可能反败为胜。

EUV光刻成竞争焦点

  • EUV光刻机对半导体制程的重要性

    EUV作为下一代技术的代表,不需要多重曝光,一次就能曝出想要的精细图形,没有超纯水和晶圆接触,在产品生产周期、OPC的复杂程度、工艺控制、良率等方面的优势明显。但是也需要继续优化。特别是EUV的曝光方式,降低EUV掩膜版的缺陷,以及晶圆产率方面还有很大发大空间。EUV光刻机对7nm及以下的工艺节点非常重要,台积电、三星两大代工巨头均已在最新产品中引入7纳米EUV技术。>>全文

  • EUV微影技术7nm制程正在接近 5nm制程还比较遥远

    EUV被认为是推动半导体产业制造更小芯片的重要里程碑,但是根据目前的EUV微影技术发展进程来看,10奈米(nm)和7nm制程节点已经准备就绪,就是5nm仍存在很大的挑战。>>全文

  • 摩尔定律的三种发展方向,EUV制程技术势在必行

    随着先进制程来到10纳米之下,制程微缩瓶颈浮现,同时复杂的图形造成曝光次数增加,光罩成本随之倍增,让半导体产业向来信守的摩尔定律(Moore’s Law)变得窒碍难行,极紫外光(extreme ultraviolet;简称EUV)E技术被视为摩尔定律继续往下走的关键,EUV制程技术势在必行。>>全文

  • Imec与ASML联手,EUV成主流技术工具

    比利时研究机构Imec和微影设备制造商ASML计划成立一座联合研究实验室,共同探索在后3nm逻辑节点的奈米级元件制造蓝图。此次双方这项合作是一项为期五年计划的一部份,分为两个阶段:首先是开发并加速极紫外光(EUV)微影技术导入量产,包括最新的EUV设备准备就绪。其次将共同探索下一代高数值孔径(NA)的EUV微影技术潜力,以便能够制造出更小型的奈米级元件,从而推动3nm以后的半导体微缩。>>全文