八十年代后期，CCD器件进入实用阶段，得到广泛的应用。但直接用在低照度下的监测和识别时，信噪比急剧下降。在军事和天文观测中可采用专用的像增强器，但在普通的应用中，为降低成本一般通过计算机进行图像处理提高信噪比。本文提供一种折衷的方案，通过分析CCD的特点，采用硬件的方法实现图像增强，为计算机后端减少了大量复杂的运算，为整个系统的实时性创造了条件。
1 CCD 的原理
　　CCD 的图像捕捉过程分为三个子过程，即：光电转换" title="光电转换">光电转换和储存，电荷转移" title="电荷转移">电荷转移，电荷读出。
　　CCD器件是有许多光敏像元组成的，每个像元可看成是一个两极加有反向偏压的光敏二极管" title="光敏二极管">光敏二极管。当一个光子入射到光敏二极管的耗尽层时，如果其能量hv大于半导体的禁带Eg，半导体的价电子将越迁到导带形成光生电子－空穴对。由于空间电荷区对光生电子是一个低势能的势阱，光生电子将被收集在势阱中，这样就完成了一次光电转换和储存。
　　六十年代末，贝尔实验室的研究人员发现，电荷通过半导体势阱会发生转移现象。这样，如果把一系列的光敏二极管排列起来，通过电荷在势阱中的转移，就有可能在一定的时序驱动下读出储存在每个光敏二极管势阱的光电信息。图1是典型的三相CCD的电荷转移过程。

　　虽然用同一组CCD光敏二极管就可以完成摄像器件的光电转换和转移，但是，由于复杂的控制光点极不利于提高CCD器件的量子效率。同时在CCD电荷转移时各个光敏单元还正在进行光电转换，这将使输出信号产生拖影。所以，实际的CCD器件的光敏单元和转移单元是分开的，通过一定的时序控制可以实现光敏单元向转移单元的整体转移，然后再由转移单元串行地往外部输出。
　　CCD的信号读出通常采用选通电荷积分器结构，图2是三相CCD的电荷读出原理：其中Cs是反向偏置二极管D的结电容。当待读出电荷到达Φ_OG势阱时，T1在短脉冲的作用下快速导通使Cs充电到高电位。接着下一相时钟到达，待读出电荷转移到Φ_OG势阱，待读出电荷将对Cs充电使其电压下降，电压的下降幅度与待读出电荷量成正比，最后由T2驱动输出。

2 CCD 的噪声分析
　　在低照度图像实时噪声处理采集卡研制过程中，我们所遇到的噪声主要有以下几种。
　　暗电流" title="暗电流">暗电流噪声：复合——产生中心非均匀分布，特别是某些单元位置上缺陷密集形成暗电流峰。由于信号的读出路径各异，这些暗电流峰对各个电荷包的电荷贡献也不等，因而形成背景的很大起伏。另外，耗尽层热激发(符合泊松分布)对背景起伏也有贡献。
　　因暗电流大小与位置基本固定，故可用电子学方法消除。但当器件工作在长时间积分的弱信号观测时，暗电流的影响将是主要因素。在这种情况下，器件应工作于人工制冷状态(在液氮温度下，暗电流可比常温下减小三个数量级)。
　　光响应非均匀性：当CCD的各个像元在均匀光源照射下、CCD器件具有光响应非均匀性(PRNU)、它主要与器件的制造工艺有关，由于近红外光在硅中的穿透能力较强，PRNU还受衬底材料的非均匀性影响。PRNU没有一定的规律，因器件而异，具有很大随机性。因此，对于弱信号的应用，应进行实际测量，然后加以补偿以达到均匀响应。
　　散粒噪声：光注入光敏区产生信号电荷的过程可看作随机过程，单位时间产生的光生电荷数目在平均值上做微小波动，即形成散粒噪声。散粒噪声与频率无关，在所有频率范围内有均匀的功率分布(白噪声特性)。散粒噪声在低照度，低反差条件应用时，当其它噪声用各种方法抑制后，散粒噪声成为主要噪声，决定了一个器件的极限噪声水平。
　　杂波噪声：主要来源于传输通道及各种器件，多为无规则随机信号，频谱较宽，幅度不等。图像信号相邻像素、相邻行、相邻帧具有较大相关性，而杂波噪声具有随机性，据此可设计出积分平均器以改善杂波噪声。
　　实验表明相邻像素或相邻行的积分平均器效果并不理想，因为它较大地影响了水平和垂直分辨率，相邻帧积分平均器对图像分辨率影响不大，特别对静态图像它具有极佳的杂波抑制效果。在实现时一般还需对K值自适应控制(帧间内容变化较大时自动减小K值，反之增大)，以取得更好的效果。积分平均器的数字电路实现原理及性能见图3。

3 CCD 实时噪声处理的硬件设计
　　对低照度条件下所遇到的主要噪声特点分析，除了散粒噪声决定了最终噪声水平，必须通过降低工作温度以提高信噪比外，其它噪声可以通过适当的算法加以改善。在实现时我们设计的处理流程如下：控制CCD短时间拍摄一帧图像，减去事先测量获得的暗电流图像，然后根据事先测量的光响应非均匀性进行修正，最后通过帧积分平均器消除散粒噪声和杂波噪声的影响。
　　在实现时，我们采用了具有很高逻辑密度和性价比的EPF10K30嵌入所有的算法和控制逻辑，加上高速SRAM 和高速A/D变换器构成了整个系统。其中SRAM分为三个可独立的部分：存储背景存储器、PRNU参数存储器和帧存储器。当A/D完成一次转换时，控制逻辑同时从三个存储器获得数据，通过处理后写回帧存储器，由于三个存储器可同时访问，因此极大地提高了系统的并行处理效率。系统结构框图如图4。