世界首款微处理器MP944被复活

最新资讯

世界首款微处理器MP944被复活

7月27日，嵌入式系统专家亚当·泰勒使用FPGA（现场可编程门阵列）复刻F-14雄猫战斗机的中央大气数据计算机，将其装入3D打印的F-14模型中，成功控制后者的可变后掠翼系统。 该系统核心为MP944微处理器，1970年6月随F-14服役，比1971年11月问世的英特尔4004早近一年半，此前因军事保密1998年才解密，是世界首款微处理器，性能较英特尔4004快约8倍。亚当·泰勒基于Spartan 7的SoM模块复现了MP944全部六块芯片，目前该项目的全部代码和文档已公开在GitHub，供全球开发者查阅。

发表于：2026/7/28

基于高级综合约束的航天器星敏感器图像加固方法研究

航天器星敏感器图像处理是FPGA载荷任务中的重要组成，该功能大幅减少了载荷的数据传输需求，加快了载荷的决策速度，提升了载荷单元处理事务的能力。星敏感器图像算法（如：星点提取、星图识别、姿态定位）对FPGA星上图像处理的效率和实时性发挥着至关重要的作用。星敏感器算法参数量大，计算过程复杂，占用较多的存储资源和FPGA硬件资源，而传统的三模冗余（TMR）加固工具对星上算法模块的支持力度低，不分重点，资源消耗高，性能削弱大难以满足当前的任务需求。提出了一种基于高级综合约束的星敏感器图像FPGA加固技术，高级综合（HLS）约束可对FPGA进行功能系统级加固，根据系统和算法原理关注等级进行局部加固设计，有效降低了逻辑复杂的FPGA加固的时间成本及资源成本。

发表于：2026/7/23

AI芯片散热新路径 可编程热器件亮相

7 月 15 日消息，科技媒体 Tom's Hardware 昨日（7 月 14 日）发布博文，报道称大阪公立大学研究团队开发出一种可编程热器件，其非互易因子接近 0.9，能在断电后记忆配置状态，实现近乎正向入射角下的热量定向控制。

发表于：2026/7/15

基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计

提出了一种基于FPGA的SpaceWire接口与RGMII接口之间的桥接设计。上位机可通过SpaceWire接口以特定吞吐量注入数据包，并以以太网MAC层协议数据形式从FPGA的RGMII接口输出。同时，该设计支持从RGMII接口接收以太网数据包，并通过SpaceWire总线传输至上位机。桥接方案兼容10/100/1000 Mb/s以太网数据速率，支持全双工和半双工模式。设计采用VHDL语言编码，在赛灵思Vivado 2018.3平台上进行综合与布局布线，使用ALDEC Active-HDL 13和Vivado 2018.3进行仿真，并在赛灵思 Kintex-7 FPGA器件上实现。验证基于包含处理器系统、FPGA板卡及其他外设的硬件平台。以太网MAC层由三速以太网MAC IP核版本9.0实现，FPGA逻辑支持ICMPv6 Echo Request/Reply（PING）协议的解析与响应，以及UDP数据包的封装与转发。此外，设计引入部分寄存器三模冗余策略，以降低航空航天环境中单粒子翻转的影响。

发表于：2026/6/17

我国科学家造出可编程三维光子神经网络

将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。

发表于：2026/6/3

雷达信号预处理系统的FPGA图形化设计

针对一次雷达FPGA信号处理开发效率低的问题，提出基于System Generator的图形化设计方法。通过构建数字波束合成、下变频和脉冲压缩等算法的可视化模型，实现算法设计到硬件部署的全流程开发。基于Xilinx Virtex-7的雷达处理板测试表明，预处理系统能稳定输出正确脉冲压缩信号，配合DSP可实现8 km距离上无人机的连续跟踪；还能缩短开发周期，降低资源占用并优化布线。该研究为雷达信号处理系统提供了一种高效开发范式，适用于算法快速迭代与工程化应用场景。

发表于：2026/5/15

一种频偏估计算法及其FPGA实现方案

为了提升无线通信系统中频偏估计的准确性与实时性，提出了一种融合自相关与导频辅助的频偏估计算法，并在Xilinx Zynq-7000 SoC平台上完成了该算法的FPGA实现与优化。首先，基于频偏数学模型与AWGN信道分析，构建了频偏对接收信号影响的理论框架，并采用MATLAB仿真验证了频谱漂移特性。在算法设计方面，自相关法用于粗频偏估计，导频辅助法实现细化调整，两者经融合形成高鲁棒性的混合算法。仿真结果表明，该方法在SNR较低环境下亦具备良好的估计精度，BER与MSE性能优于传统单一算法。随后，在Zynq FPGA上完成算法的模块化实现，涵盖自相关计算、导频同步、频偏补偿等核心模块，并通过资源优化策略有效降低逻辑利用率与功耗。综合仿真与上板验证结果表明，该算法在保证高精度的同时，系统逻辑资源占用率控制在35%以内，满足实际通信场景中对实时性、资源和功耗的综合要求。该研究为高性能、可部署的频偏估计与补偿系统设计提供了可行方案。

发表于：2026/5/15

中国科学家成功研制“九章四号”量子计算原型机

5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。

发表于：2026/5/14

基于高速电平迁移电路的OTP存储阵列供电设计

针对反熔丝OTP存储器在不同工作模式下的电压需求，基于SMIC 28 nm CMOS工艺，提出了一种Cascode结构的Level Shifter单元及分块供电设计。实现了OTP存储器在编程和读取模式下WL/PL和BL端电压的快速切换，使得Level Shifter单元翻转延时小于2 ns，分块供电设计降低了电容的寄生效应对OTP存储器读取阈值的影响，保证了OTP存储器编程和读取功能正常。

发表于：2026/5/13

一种SM4算法的高效FPGA实现

随着信息安全和数据隐私需求的日益增长，国产SM4分组密码算法在政务、商业等信息传输领域具有重要应用价值。 针对SM4算法在FPGA实现中的性能瓶颈问题，提出一种高效的全流水线硬件架构。通过优化S盒的硬件实现，将每轮迭代中的S盒数量从4个减少至1个，并采用组合逻辑实现快速替换，显著降低资源消耗。同时，设计32级全流水线加解密模块，实现多数据块的并行处理，将加解密吞吐率压缩至一个时钟周期。实验基于Xilinx Zynq7045平台，结果表明，该设计在不使用额外存储器资源的情况下，工作频率达到412 MHz，吞吐率高达52.7 Gb/s，单位面积吞吐率性能较现有方案提升20%以上。

发表于：2026/4/15