NI-LabVIEW 2025

英特尔正式宣布出售Altera 51%股份

最新资讯

一种基于FPGA的eMMC寿命验证的方法

为满足测试eMMC存储颗粒的长时间读写性能要求，研究了一种基于FPGA的eMMC寿命验证方法。结合eMMC工作原理和High Speed DDR（双倍率）总线模式，详细设计出验证系统的核心组成部分。硬件采用FPGA（xc7a50tfgg484-1）芯片作为主控器，4片eMMC（FEMDRW064G-88A19）芯片作为验证对象。解析eMMC初始化配置方法，设计开放式读写模块，配合eMMC监控软件控制指令，完成4片180 000次块区域的循环读写，测试结果全部通过，读写均速达到31 MB/s。

发表于：2/21/2024

低成本惯性多冗余导航控制一体机设计

为了智能体的精确定位和定姿，实现其稳定运动控制，设计了一种低成本多惯性冗余导航控制一体机，给出了设计方法。稳压电路的开关电源MP2482DN和线性电源JW29300U-3.3V为一体机提供稳定5 V和3.3 V的较大功率电源；控制器STM32H7的SPI采用星形拓扑总线与3片六轴惯性芯片BMI088通信，2路TTL串口与差分卫星定位板双向通信，实现智能体定位和定姿；控制器STM32F4的CAN总线接口与智能体底盘双向通信，实现其运动控制，1路TTL串口实现与控制器STM32H7的双向通信；两控制器的网络接口与上位机组成无线局域网，实现数据交换和状态监控。整个系统具有功耗低、体积小、成本低、接口丰富的特点。

发表于：2/21/2024

基于FPGA的高速模数转换器评估系统

设计并验证了一种基于现场可编程逻辑阵列（FPGA）的高速模数转换器（ADC）评估系统。基于FPGA设计了底层逻辑，根据不同的测试指标控制ADC的信号采集和数据转换，将模拟输入信号转换为数据存储到FPGA的分布式存储器（Block RAM）中，通过用户数据报协议（UDP）将数据传输到电脑端的基于MATLAB开发的上位机，由电脑中央处理器（CPU）负责处理计算数据并输出测试结果到用户界面上。以一款16位、采样率100 MS/s的ADC为例，以该评估系统对ADC的各项参数指标进行测试和分析。实验结果表明，该系统可以实现高速、高精度ADC的测试和评估。

发表于：2/21/2024

一种基于异构处理器的可动态布署设计与实现

针对卫星支持的多种生活服务需求实时切换、资源灵活智能调用需求，基于无线广域信号服务异构处理器，设计了一种即时高效、动态切换部署处理器功能的方案。通过对大资源FPGA及多片8核DSP多种功能定制结合动态部署设计，实现实时动态可重构处理器系统功能，将5种FPGA应用结合2种DSP应用程序动态组合，配合各功能任务架构需求重建控制、数据链路，完成多任务智能切换。

发表于：2/20/2024

工控网络安全靶场异构资源建模封装技术研究

针对工控网络安全靶场的异构资源种类多、管控难的问题，采用元建模的方式对各类试验资源进行建模，分类并统一描述真实资源的功能、性能、接口、形态等属性，建立与真实资源映射的模型，实现模型复用、快速重构；分析资源的管控接口、采集接口和I/O接口，建立资源构件化封装规范，对各类资源进行构件化封装，为工控网络安全靶场资源的灵活配置、自动管控提供技术支撑。通过软件工具对资源建模封装的方法进行了验证。该研究的意义在于通过建模封装技术，实现对资源的可视化操作和统一管理。

发表于：2/20/2024

基于流水线的RSA加密算法硬件实现

针对硬件实现高位RSA加密算法成本比较高的问题，在传统的基4蒙哥马利（Montgomery）算法上进行改进。首先引入CSA加法器快速完成大数的加法计算；然后在后处理上做优化，以减少每次蒙哥马利计算的大数个数；最后在计算RSA加密算法时加入了流水线，在并行执行RSA加密的条件下降低硬件资源的使用。在Xilinx XC7K410T系列的FPGA开发板上的实验结果表明，在保证加密速率的前提下，改进的RSA加密算法结构使用的硬件资源是原来并行结构的1/2，而且可以在更高的频率下工作。

发表于：2/20/2024

基于FPGA的晶圆级芯片封装图像序列配准方法的设计与实现*

针对未切割晶圆进行封装后的晶圆级芯片封装（WLCSP），12英寸晶圆以1 μm物理分辨率进行自动光学检测（AOI）面临大幅面、高质量成像和成像速度的技术挑战。晶圆全局图像需由多幅扫描生成的局部图像序列拼接而成，为实现图像序列的高质量、高速配准，在FPGA中采用OpenCL实现相位相关法进行四邻域棋盘配准。首先在构建二维FFT和互功率谱函数内核的基础上，采用双端口缓存和行缓存的设备全局内存对计算过程的频谱数据进行复用并应用内核通道级联提高配准速度，基于最小生成树优化配准结果降低全局图像坐标计算的累积误差，并经实际扫描图像验证配准算法及加速性能。 关键词：晶圆级芯片封装；图像配准；FPGA；OpenCL

发表于：1/26/2024

面向图像语义分割的多类型卷积加速器设计

图像语义分割网络为了提升精度常采用结构复杂的卷积层作为基础的特征提取单元，这类卷积层存在的不同类型卷积增加了对网络并行加速计算的难度。针对语义分割网络不同类型的卷积的加速计算需求，提出一种基于FPGA的面向多类型卷积的并行计算加速器。首先对卷积的计算原理进行分析，然后根据不同卷积类型的基本运算原理构建多乘法并行计算的处理单元，并通过多处理单元并行、数据重用以及PIPELINE方法对卷积进行加速计算。实验结果表明，对于特定尺寸的特征图，使用所提的卷积加速器设计方法最多可以达到113倍的速度提升。 关键词：图像语义分割；多类型卷积；FPGA；计算加速

发表于：1/26/2024

基于污点分析的二进制程序漏洞检测系统设计与实现*

针对现阶段二进制程序的静态分析多依赖于人工经验规则导致的低效率问题，以及大多数二进制程序漏洞扫描检测系统性能和可扩展性较低的问题，设计并且实现了一个简易版的基于污点分析的二进制程序漏洞检测系统。与现有的二进制程序漏洞检测系统相比，本文设计的系统改进了Java指针分析中提出的算法，使得分析过程的数据抽象部分和指针分析部分得到了分离，进一步简化了污点分析，提高了分析的性能和可扩展性。此外，将漏洞模式单独抽离出来，能够更加方便地进行漏洞模式的自定义。

发表于：1/17/2024

基于Web的分布式SCADA系统的设计与开发

随着工业生产规模和复杂性的增加，传统SCADA系统已经无法应对规模庞大、数据众多的复杂场景，于是第四代SCADA系统应运而生。与使用专有通信协议的传统的SCADA系统不同，Web SCADA系统可以通过物联网接入快速的获取设备数据，支持多种通信协议，同时支持依托云平台的灵活扩展能力实现海量数据场景的监控能力拓展。围绕工业生产流程的可视化需求，对Web SCADA系统进行设计与开发，在系统开发过程采用分布式架构的设计思想，提高系统的可用性、可靠性、可扩展性，降低模块耦合性。

发表于：12/14/2023