图1中显示，电流模ADC的发展可以分为两个阶段：第一阶段为1988年～1996年，研究人员和学者们开始对电流模ADC进行探索和研究，包括各种基础技术的研究，采样、比较等功能模块的设计和实现，均开始于这一时期；第二阶段为1997年至今，对电流模ADC的研究进入快速发展时期，出现了多种结构的设计，关于电流模ADC方面的研究报道也逐渐多了起来，但是从整个ADC的发展情况来看，电流模ADC所占比重不到1％，它的研究工作才刚刚开始。图2所示为高速高性能ADC的统计图表，将ADC的分辨率和对应的采样率绘制成图表。其中包括目前为止报道的所有采用电流模技术设计的ADC（23个）以及超过60个高速高性能电压模ADC样片及产品，两条虚线所示分别代表电流模ADC和电压模ADC的目前最高水平。

    从图2中可以得出两个比较重要的结论：首先，随着采样频率的上升，ADC分辨率下降。对于电流模ADC，采样频率每增加一个数量级，分辨率下降约3.9位(曲线1)，对于电压模ADC，采样频率每增加一个数量级，分辨率下降约2.2位（曲线2）；其次，目前现有的ADC能够达到的最高的采样率为20GS/s。
                             电流模ADC的性能
    评价ADC的性能指标有多种方法，不同的应用领域也会导致对ADC众多指标当中的一项或某几项有所侧重。本文中，将比较的重点集中在分辨率和采样率上。同时，目前集成电路正向低压、低功耗方向发展，功耗问题也应该给予足够的重视。下面从ADC的各项性能指标的角度，分析近年来电流模ADC发展状况并进行总结。
    分辨率是ADC各种性能参数中最基本的一项，可分为静态指标和动态指标，其中积分非线性（INL：Integral Nonlinearity)和差分非线性(DNL：Differential Nonlinearity)是静态指标，而信噪比" title="信噪比">信噪比SNR(Signal－Noise Ratio)和无杂散动态范围SFDR(Spurious Free Dynamic Range)是动态指标。对于高速ADC应用而言，动态指标能够更为准确地对ADC的性能进行评价。
    SNR是在指定频段内的信号功率的均方根值与平均噪声功率的比值。如果ADC在输入信号" title="输入信号">输入信号频率达到采样频率的一半时仍能保持低频时的性能，此ADC被称为奈奎斯特ADC。这里的噪声指电路中所有噪声源，包括量化噪声、电路噪声、时钟抖动以及比较器的不确定性等。
    对于一个理想的ADC，噪声仅与量化过程有关。量化即是将一个无限精度的模拟量转化为有限位数的数字输出，这中间产生的误差称为量化误差。由量化误差引起的信噪比仅与ADC的位数有关，通过白噪声近似的方法，可以得出理想ADC信噪比与位数的关系。
    假设一个理想ADC的位数为N，则此ADC的量化步长为Q=满量程/2^N，则量化误差在区间服从线性分布：
    
    其中，T为采样间隔，Q为量化步长。
    在一个采样间隔的时间中，量化噪声功耗的均方根值可以表示为：
    
    因此，理想ADC的信噪比可以表示为：
    
其中，Fs为理想ADC的输入信号满量程。
    实际ADC中，噪声有多种来源，为了直观地表示噪声源对ADC动态特性的影响，引入了SNR位数的概念，表达式同式(3)类似。
   
其中，SNR为实际ADC的信噪比，N_eff表示有效位数。
    比较完整的ADC的性能参数包括SNR、SFDR和采样率、功耗等。SNR和SFDR作为输入信号频率f_sig的函数，随着输入信号频率的增加呈下降趋势。低频时ADC的SNR为常数，当输入频率升高使得SNR相比低频值下降3dB时，此时的输入信号频率称为有效分辨率带宽ERBW（Effective Resolution Bandwidth）。
    为了衡量不同结构ADC的性能，一般采用统一的品质因数FoM(Figure of Merit)对ADC的性能进行比较，根据评价的侧重点不同，通常采用P参数和F参数这两种品质因数对ADC的性能进行量化比较。
    P参数，定义为实际的量化间隔总数与采样频率的乘积，对于一个N位的ADC，其量化间隔总数为2^SNRbits。
    
    同P参数相比，F参数包括了ADC的功耗参数：
    
    电流模ADC和电压模ADC的P参数和F参数统计结果见图3、图4。 

    图3所示为ADC的P参数统计分布图，电流模ADC的P参数平均值为3.073×10¹⁰，比电压模ADC平均值4.798×10¹¹要小很多，这说明在采样率和分辨率的综合性能上，电流模ADC同电压模ADC相比，性能相差较多。在图4中的F参数统计图中，可以看到，电流模ADC的F参数平均值为5.778×10¹²，而电压模ADC的F参数平均值为1.773×10¹²。这说明，在综合考虑分辨率、采样率和功耗效率时，电流模ADC要超过电压模ADC的性能，利用电流模技术实现的ADC在高速、低功耗方面具有一定的优势。
                                 性能分析
    实际的ADC由于电路中各种噪声源的存在，有效位数（N_eff）会低于设计精度。在电路中存在的各种噪声机制中，等效输入噪声、时钟抖动以及比较器不确定性对ADC的SNR性能影响较大。下面对由上述噪声源决定的SNR位数进行分析。
    等效输入热噪声对SNR的影响：在ADC输入端观察到的等效噪声包括热噪声、散粒噪声、1/f噪声和输入相关噪声。其中，热噪声和散粒噪声是白噪声，而1/f噪声和输入相关噪声是与输入信号频率有关的。在奈奎斯特频率范围（f_in≤f_sample/2）内对上述噪声源进行积分，可以得到等效热噪声电流的均方根值：
    
    其中，k为玻尔兹曼常数，T为绝对温度，R_eff为等效热阻（考虑所有噪声效应）。对于电流模式ADC，将满量程电流计为I_fs，则量化噪声的均方根值为：
    
    其中，Q为最小量化步长，Bthermal为由热噪声决定的ADC的有效位数，根据分辨率的定义，可知=NP_I²(rms)，则：
    
    时钟抖动对SNR的影响：理想的采样过程是在固定时间间隔的时钟信号的控制下完成的，实际上时钟信号的间隔不可能完全一致，这种不一致最终会影响到ADC的分辨率。假设时钟信号的间隔平均值为T₀，方差为τ，输入信号为i(t)=I_fs×sin(2πf_in×t)，对输入信号取微分，得：
    
    由上式得到?驻i≤2πf_in×I_fs×Δt，当输入信号频率为f_sample/2时，Δi的上限达到最大为πf_sampleI_fs×Δt。
    由时钟抖动决定的ADC的分辨率(B_aperture)可以通过将Δi的上限同分辨率决定的量化噪声均方根值之间建立等式得到：
    
    比较器不确定性对SNR的影响：晶体管的速度受工艺参数限制，对于输入的微弱信号而言，比较器输出部分达到指定输出信号强度的时间较长，在时钟频率较高的情况下，比较器的输出不再准确，比较器输出信号不准确的概率为：
    
    其中，为比较器再生时间常数，A₀为比较器增益，Q为由比较器不确定性决定的最小量化步长。
    由式（8）、（12），量化噪声及比较器不确定性引起的量化误差均方值为：
   
    其中，N_com为比较器个数，根据ADC的结构不同而有所变化：
    根据方程（2）、（13），可得：
    
    其中，N_com为比较器数目，ΔN＝(N－B_ambiguity)。
    对于N位流水线结构而言，N_com为N，则式（14）可简化为下式：
   
                                 电流模ADC结构
    电流模ADC主要采用闪烁式（flash）、流水线式（pipeline）和折叠插值式(folding and interpolation)结构。目前为止报道的电流模ADC基本是利用CMOS工艺实现的，有少数是利用BiCMOS工艺实现的，而在高速电压模ADC设计中应用的GaAs、InP等高速Bipolar工艺，在电流模ADC的设计中未见应用。
    一个N位的闪烁式ADC使用2^N-1个比较器，通常还需要一个额外的比较器对输入信号溢出进行检测。所有比较器的工作都是同步进行的，在指定的时钟内对输入信号进行采样，输出比较结果。闪烁式ADC是目前速度最快的结构，采用闪烁式结构的电流模ADC最高速度可以达到1.25GS/s。
    闪烁式ADC结构上的缺陷也比较明显，很难实现较高的分辨率，随着分辨率的上升，结构中用到的比较器的数目呈指数性增长，功耗和芯片面积也随之增长。闪烁式ADC结构使用数目庞大的比较器，比较器之间由于工艺漂移造成的偏差很难进行匹配和校正，因此，一般闪烁式ADC的分辨率为8位以下。为了在实现较高分辨率的同时，保证系统的功耗不过分增长，出现了许多其他的高速ADC结构，如流水线结构、分级流水和折叠插值结构。
    实现高速ADC结构的另一个办法是采用所谓的交叉分时扫描结构（time interleaved），通过强有力的时钟管理，将多个模数转换器交叉使用。应用这种结构实现的最高速度的ADC是Agilent的工程师于2003年报道的分辨率为8位、采样率高达20GS/s的ADC，核心电路功耗为9W，共使用80个采样率为250MS/s的ADC，时钟抖动小于0.7ps，采用0.18μm标准CMOS工艺制造。
    随着集成电路供电电压的进一步降低和器件特征尺寸的减小，传统的电压模电路的设计越来越难于实现，而电流模技术所具有的低压、高速等特点，使得电流模电路成为低压下实现电路功能的一个较好的选择。
参考文献
[1] ROBERT H.W.Analog-to-Digital converter survey and analysis.IEEE journal on selected areas in communications，1999，17(4)：539-550.
[2] NARIN D G，SALAMA C A T.High-resolution，current-mode A/D convertors using active current mirrors.Electronics.Letters，1988，24(21)：1331-1332.
[3] BHAT M S，REKHA S，JAMADAGNI H.S.Design of Low Power Current Mode Flash ADC.TENCON′04，2004，(D)：241-244.
[4] WU Chung-Yu，LIOW Yu-Yee.New current mode wave pipelined architectures for high-speed analog to digital converters.IEEE Trans.2004，51(1)：25-37.
[5] MOHAJERIN M，CHEN C H，Esam A R.A New 12-b 40MS/s，Lowpower，Low-area Pipeline ADC for video analog front ends.PACRIM′05，2005：597-600.
[6] WILLAMOWSKI B M，SINANGIL M E，DUNDAR G.A Gray-Code current  mode ADC Structure.MELECON′06，2006：35-38.
[7] DANG H，SAWAN M，SAVARIA Y.A Novel Approach for Implementing Ultra-High Speed Flash ADC Using MCML Circuits.ISCAS2005，2005：6158-6161.
[8] LI Y C，EDGAR S S.A wide input bandwidth 7-bit 300MSamples/s folding and currentmode interpolating ADC.IEEE Journal of Solid-State circuits，2003，38(8)：1405-1410.