示波器是一种电信号的时域测量和分析仪器，它显示随时间变化的信号幅度波形，其直观的显示效果有助于对被测对象的深入理解，是一种综合的信号特性测试仪。手持式数字存储示波表是数字存储示波器的一个重要分支，是在满足现场应用与便携式的要求下出现的[1-2]。它是将台式数字存储示波器设计成掌上型、内置电池供电的形式，不但完全继承传统数字存储示波器的所有测量功能和技术性能，而且具备体积小、性价比高等特点而备受市场欢迎，但受其尺寸与低功耗的限制，设计存在一定难点。
    目前，国内外示波表的设计大多采用嵌入式技术，其设计核心为数据采集、处理与传送[3]。本文介绍以嵌入式芯片LPC2138与FPGA相结合的方式进行数据采集模块的设计，实现双通道工作，具有50 MHz实时带宽，采样率为100 MS/s，等效采样率为5 GS/s的手持式数字存储示波表的功能。实验证明该采集系统是有效的。
1 系统总体设计
    系统总体设计框图如图1所示。嵌入式控制器LPC2138通过FPGA控制衰减模块，实现对输入的两个模拟通道的信号进行10倍、100倍步进衰减，根据用户键盘输入的触发方式，FPGA控制触发模块实现CH1、CH2、外触发等三种触发模式。LPC2138控制FPGA实现在用户设置的垂直分辨率下，对输入模拟信号进行放大并满足A/D转换器对输入信号的要求。通过FPGA产生采样时钟，将A/D转换器输出的数据存入FPGA内部高速数据存储器中，并根据用户设置的时基与垂直分辨率对该数据进行运算，将运算结果送LCD进行显示。

2 硬件设计
2.1 衰减模块
    为了实现对高电压的测量，采用继电器设计衰减模块，如图2所示。模拟信号经过示波器探头输入后，经过光电耦合器件实现交流和直流耦合选择。双刀继电器将输入信号通过电阻分压实现10倍和100倍衰减以匹配示波器探头衰减。

2.2 信号调理模块
    图3中经过衰减后的信号经过AD8034构成的跟随电路达到阻抗变换的功能，根据示波器时基1、2、5步进的规范，采用可变增益放大器AD8330来完成。ADI公司的AD8330性能指标为：130 MHz的－3 dB带宽；增益范围在0~317连续变化;差分输入差分输出;单电源＋5 V供电；低噪音、低失真；增益的大小受VDBS端模拟电压控制。利用LPC2138控制D/A转换器输出模拟电压控制AD8330的增益。由于AD8330输出电压的共模电压是＋2.5 V,与采用的模数转换器的共模电压要求不一致,因此采用AD8132实现共模电压为+1 V， 差分电压输出为-0.5 V~+0.5 V以满足A/D转换器对输入信号的要求。在信号调理部分利用信号叠加原理实现信号偏移调节使显示波形在液晶上上下调节。

2.3 数据采集与存储模块
    A/D转换器选择ADI公司的AD9288，其具有两个8位模拟/数字变换通道；100 MS/s采样率/每通道；90 mW/每通道(100 MS/s时)；片内提供参考电压和采样、保持电路；475 MHz模拟带宽；模拟信号输入范围为1 Vpp/每通道。FPGA为AD9288提供100 MHz采样时钟，采集数据送FPGA内部存储模块中。由于采用的液晶横向利用250个点用于显示波形，为此，数据存储模块利用循环存储512点的方式完成采集与存储即采集两屏数据。
    数据存储模块完成将A/D转换器输出的数据按要求进行存储，其主要依赖于FPGA内部逻辑单元完成峰值采样并进行存储，峰值采样存储模块原理如图4所示。图中主要包含一个二选一的八位选择器2×8 mux、2个74273 D触发器、FPGA内部存储器LPM_RAM_DP、8位比较器LPM_COMPARE。

    标号为1的触发器74273b以与采样时钟同频率的100 MHz锁存时钟/CLK_RTN将高速A/D转换器输出的高速数据CHA_D[7..0]锁存。8位比较器LPM_COMPARE完成对data a与data b数据的比较，当b组数据大于a组数据时输出agb为1。LPM_RAM_DP为FPGA内部的RAM存储器，其数据存储地址由计数器记录采样时钟而产生,存储脉冲TRANS_LATCH的频率决定了峰值采样的深度，决定了经过比较多少个点后存储峰值，存储脉冲的频率要低于采样频率，而且存储脉冲低得越多，相同时间内比较的数据越多且存储数据就相对越少，其频率由设置的时基决定，一般不小于20 MHz的频率,即至少每采集5个点存储一个有效的最大值。8位选择器2×8 mux的SEL控制端由TRANS_LOAD信号和agb经过或门电路产生。TRANS_LOAD为与存储频率相同的信号，占空比为0.2，该信号完成将采集的第一个数据送入寄存器作为默认的当时最大值。之后，SEL信号由agb完成控制，它的作用是把每一次的比较得到的最大值锁存于标号为2的74273b中，该74273b的作用是把上一次比较的最大值提供给比较器LPM_COMPARE作为本次比较的一个比较值,它的锁存时钟CLK_100M_H的频率与采样频率一致,也为100 MHz,只是相位相差180°，目的是将本次采集的数据经过比较后进行锁存。
    数据存储模块不仅对最大值进行存储，并且同时对最小值进行判断与存储，其原理仅在于比较器的设置略有区别，只是将比较后的最小值进行存储。
3 数据采集软件设计
    为了满足用户对高频信号采集的要求，系统具有等效采样与实时采样两种采样方式，数据采集软件流程如图5所示。ARM控制FPGA产生100 MHz采样时钟，将采集数据以峰值形式存储于FPGA内部高速RAM中，当时基大于500 ns时，系统处于实时采样过程，小于等于500 ns时，系统进入等效采样过程。

    实时采样阶段，在满足Nyquist采样定理的前提下由A/D转换器实时采集数据，A/D采样率根据用户所设定的时基来选择。示波表在液晶上沿着水平轴显示512个采样点，这些采样点以每格50个或者25个采样点的形式进行显示，本设计中采用了每格显示250个点的形式，信号以峰值采样循环存储512个点,实际上是采集到了2屏信号，在应用中把其中的250个点来按照用户的需要来显示。
    在观测具有重复性的高频信号时，系统可以从若干连续的信号周期中采集多组采样点来构建波形即等效采样。每一组采样点都由一个触发事件来启动采集，一个触发事件到来以后,就采集信号波形的一部分,并将其存储于FPGA内部高速ARM中。经过多次触发事件以后，存储器内循环存储了512个采样点,根据采样点与触发事件的时间关系就可以在屏幕上重建一个完整的波形。
    通过对手持式示波表数据采集部分的设计，样机实现了双通道实时带宽为50 MHz的数据采集；上升时间为17.5 ns；实时采样率100 MS/s ，等效采样率为5 GS/s；水平灵敏度为20 ns/div~5 s/div，按1-2-5步进；水平精度为±(0.01％＋1个像素)；垂直灵敏度为5 mV/div~20V/div，按1-2-5步进；垂直精度为±(5％＋1个像素)；垂直分辨率为峰-峰值8 bit；最大输入电压为峰-峰值200 V(BNC)；输入阻抗为1 MΩ。该技术已成功用于五行科技发展有限公司生产的WX4452手持式数字存储示波器之中，取得了很好的效果。
参考文献
[1] 孙圣和.现代时域测量[M].哈尔滨:哈尔滨工业大学出版社,1989:20-25.
[2] 刘国林.电子测量[M]. 北京：机械工业出版社， 2003:22-45.
[3] 张兴会,赵杰.智能数据采集系统的研究[J].仪器仪表学报,2001,22(4):101-102.
[4] 韩西宁,许晖,焦留芳.基于FPGA的同步数据采集处理系统的设计与实现[J].电子技术应用,2009,35(1):89-91.
[5] 周立功.ARM与嵌入式系统基础教程[M].北京:北京航空航天大学出版社，2005:123-248.