《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 设计应用 > 基于DDS和FPGA技术的高动态扩频信号源的研究
基于DDS和FPGA技术的高动态扩频信号源的研究
高 琪 张 波 李署坚
摘要: 提出一种基于DDS和FPGA技术的高动态扩频仿真信号源的实现方案。采用了DDS技术的芯片AD9854和AD9850,能够模拟多普勒频移,实现高动态环境仿真。载波中心频率变化范围达到100kHz,变化率1.8kHz/s。
关键词: FPGA 扩频 DDS 多普勒
Abstract:
Key words :

    摘  要: 提出一种基于DDSFPGA技术的高动态扩频仿真信号源的实现方案。采用了DDS技术的芯片AD9854和AD9850,能够模拟多普勒频移,实现高动态环境仿真。载波中心频率变化范围达到100kHz,变化率1.8kHz/s。 

    关键词: 扩频  DDS  FPGA 多普勒

    扩展频谱通信(Spread Spectrum Communication)作为一种新型的通信体系,具有抗干扰能力强、截获率低、码分多址、信号隐蔽、保密、易于测距等优点,是通信领域的一个重要发展方向。正是由于这些优点,扩频通信在军事上受到了极大的重视。为配合高动态扩频接收机的研究,迫切需要一台能够精确模拟高机动目标环境条件下的扩频信号的信号源。本文提出的基于DDS(Direct Digital Synthesis)和FPGA技术的高动态扩频仿真信号源不但能够模拟扩频信号,而且由于采用了使用DDS技术的频率合成器AD9854,能够实现高速的频率跳变,因此该信号源就能够比较精确地模拟多普勒效应,实现高动态仿真。 

    可编程逻辑器件(Programmable Logic Device,PLD)及其应用是20世纪70年代诞生的一门新兴技术,PLD具有集成度高、可靠性强、可重复编程等特点。PLD器件包括PROM、GAL、EPLD、ispLSI和FPGA,其中FPGA编程灵活,它的I/O引脚多达几百条,一片FPGA就可以实现逻辑功能十分复杂的逻辑部件或者一个小型数字系统。本文介绍的系统选用ALTERA公司的FLEX10K系列器件,主要完成提取数据和扩频调制。 

1 高动态扩频仿真信号源的原理简介

    原理如图1所示,该信号源从原理上主要分为扩频调制和载波调制两部分,而单片机则起到核心控制的作用。单片机AT89C52一共连接了四个外设:可编程I/O接口芯片8155、液晶显示模块MGLS-19264、时钟发生器AD9850和频率合成器AD9854。 

 

 

    (1)扩频调制。扩频调制主要由可编程逻辑器件FPGA来完成。五组PCM码和八组PN码分别存在两块EPROM中,液晶显示屏提供给用户一个友好的界面,提示用户输入各种参数。单片机依照用户从键盘输入的组别产生地址;FPGA根据单片机提供的地址,按照AD9850产生的时钟,从EPROM中提取数据,并在FPGA内部完成扩频调制,然后送出数据,进行载波调制。 

    扩频调制采用直接序列扩频调制(DS),输出的信号波形为: 

    

    AD9850使用了先进的直接数字频率合成技术(DDS),是高速度、高性能的完全数字化的可编程频率合成器和时钟发生器。此处AD9850产生了一个5.23264MHz的时钟信号。 

    (2)载波调制。载波调制采用二进制相移键控(BPSK)。一般的BPSK信号的表达式为: 

    

    载波调制选用可编程频率合成器AD9854。AD9854是采用DDS技术、高度集成化的器件。配合内部两个高速、高性能的正交数模转换器和一个比较器来完成数字可编程的I、Q两路频率合成功能。AD9854可以完成SINGIE-TONE、FSK、RANPED FSK、CHIRP、BPSK等调制功能。AD9854创新的高速DDS内核提供了48比特的频率分辨率。AD9854的电路结构允许同时产生两路正交的高达150MHz的输出,并且输出的频率可以在数字的调整下以每秒100兆个新频率点的速度跳变。两个12比特的乘法器可以实现可编程的幅度调制,输出整形键控和精确的正交输出幅度控制。AD9854的可编程4~20倍参考时钟倍频器电路可以用较低频率的外部参考时钟而在内部产生一个高达300MHz的时钟。AD9854工作在并行工作方式下时,有8根数据线、6根地址线与单片机相连。AD9854的频率控制字FTW=Fout×248/CLKIN。 

    通过单片机不断地改变AD9854的频率转换字(FTW)来完成对多普勒效应的模拟。对输出幅度的控制也是通过单片机写AD9854内部寄存器来完成。 

2 高动态仿真的原理和实现方案

    多普勒效应是由于信号发射端与接收端之间的相对运动引起的。本文介绍的高动态扩频仿真信号源模拟的多普勒现象,属于动点对静止点之间的情况。 

    假设动点以速度V面向静止点运动,电磁波传播速度为C,发出的信号初始频率为F,则静止点接收的频率为:F’= F×C/(C-V);若动点以速度V背向静止点方向运动,则有:F’=F×C/(C+V)。设F’=F+Fd,则Fd=F’-F。而对后一种情况

    设动点做匀变速运动,即V=at,则有Fd1=t×(F×a/C),Fd2=-t×(F×a/C),设K=F×a/C,于是Fd1=K×t,Fd2=-K×t,K为常数。由F’=F+Fd可知接收到的频率F’围绕中心频率F对时间t呈线性变化。 

    因此本信号源模拟的多普勒效应频率变化如图2所示(图中0、1、2、3表示一个周期的四种状态)。 

 

 

    在本文介绍的信号源中,载波频率围绕中心频率10.7MHz做线性变化,线性变化的范围Y和速率X由用户从键盘输入。软件实现的方法是利用单片机的定时中断,每500微秒计算一次频率,并转化为频率控制字,写入AD9854。为了提高精度,模拟连续变化,定时的时间越短越好。而单片机内部计算的效率很低,因此为了减少中断服务程序的计算量,可以在中断开始之前把一部分需要用到的参数先计算出来: 

    载波频率变化的步长: STEP=X×t=X×500μs 

    一个状态内的变化总次数:TOTAL COUNT=Y/STEP=Y/(X×t) 

    步长对应的频率转换字:SFTW=STEP×248/REF CLOCK 

    计算出上述三个参数之后,在中断服务子程序中只需设置一个计数器COUNT,根据所在的状态(如图2所示的0或1,2,3),用中心频率的频率转换字CENTER FTW加上或者减去SFTW×COUNT,再送至AD9854中即可。 

    当然,也可以将事先计算好的数据存储起来,再查表,减少中断响应时间,但是这样存储的数据量比较大:以X=2.0Hz/s,Y=40kHz,500μs中断一次为例,就至少要存储40M个数据。如果存储的数据过少,所模拟的变化就不够连续。因此,前述方案较好。 

    实际上,在载波变化的同时,伪码的频率也应该发生相应的变化,变化的方法也是用单片机定时改变AD9850的频率控制字,具体的软件技术同AD9854,此处不再赘述。 

3 高动态扩频仿真信号源的软件流程

    信号源主程序的流程如图3所示。程序初始化包括对AD9850和AD9854的复位,设置AD9850和AD9854缺省值,设置数据和伪码的组别初值。液晶显示共有八个显示画面,第二屏至第七屏提示用户输入各个参数。需要设定的参数有:数据码组、伪码码组、帧码容错数、载波变化范围、载波变化率、伪码变化率、输出幅度衰减方式等。然后单片机同时工作在中断和查询方式。如果查询到‘重新设定’的键被按下,就禁止中断,重新输入参数,再开中断模拟新的参数条件下的信号。 

 

 

4 高动态扩频仿真信号源的性能指标

    ·体制:     PCM-CDMA-BPSK; 

    ·PCM数据:码率10.26/5.12kbps可选,帧长32/16Byte可选,帧码容错由面板手动加; 

    ·信道编码: 维特比编码 K=7, r=1/2; 

    ·扩频调制:伪码率:5.23264MHz,伪码长255/511可选;伪码类型:GOLD码,内存八组PN码; 

    ·BPSK调制: 载波中心频率10.7MHz; 

    ·动态特性: 载波中心频率变化范围±100kHz,变化率≥±1.8kHz/s,伪码变化范围≥±300Hz。 

    DDS技术采用全数字结构,具有极高的频率分辨率,极短的频率转换时间,输出频率相对带宽很宽,具有程控灵活的优点,是传统的模拟信号产生技术所无可比拟的。 

    前述的基于DDS和FPGA技术的高动态扩频仿真信号源设计原理正确,输出稳定,实用中效果很好。在扩频通信高速发展的今天,高动态扩频仿真信号源的应用前景必将非常广阔。 

参考文献

1 朱近康. 扩展频谱通信及其应用,合肥:中国科学技术大学出版社,1995.10 

2 樊昌信.通信原理. 长沙:国防工业出版社,1995 

3 林宝玺,胡志英.多谱勒雷达. 长沙:国防工业出版社,1982.11 

4 AD9854  PRELIMINARY TECHNICAL DATA. 1999 

此内容为AET网站原创,未经授权禁止转载。