摘 要： SoC系统的RTL级验证分为模块级、子系统级、系统级三个阶段。本文描述了高速数字信号处理器ZSP500的基本结构和子系统级验证的具体概念，详细介绍了3G手机芯片中的IDLE模块的结构，包括工作模式和空闲模式。介绍通过ZSP500编程工具构造SoC子系统级验证的测试例，利用生成的目标文件对模块进行子系统级验证。最后得出基于ZSP500的子系统级验证效率高并且实现简单的结论。
　　关键词： RTL；ZSP500；TD-SCDMA；IDLE；子系统级验证

　　SoC系统验证是指对基于IP核实现的SoC系统进行功能验证、静态时序分析、功耗分析及规则检查等，以保证正确的系统功能和良好的产品性能。在设计被综合前，首先要对RTL描述进行逻辑功能验证，其目的是为了确保验证过的模块或芯片具有100%的功能正确性。通常，RTL级功能验证主要采用自底向上的验证策略，即在模块集成到芯片以前尽可能地对每一个IP核或模块进行验证，然后再对整个芯片或系统进行验证，因此RTL级验证可分为模块级验证、子系统级验证和系统级验证三个阶段。模块级验证就是对SoC系统中某个模块或IP核进行单独的验证。当单个模块被验证完毕之后，就把它集成到其从属的子系统中去验证；子系统级验证主要侧重于模块间接口的验证和模块间交互的验证；系统级验证就是对整个系统芯片进行验证，它通过模拟一个芯片运行的真实环境，测试系统运行的状况是否与设计规范中的要求相符合。本文主要论述基于ZSP500的子系统级验证实现。
1 ZSP500介绍
　　ZSP500^[1]为16bit定点DSP，是LSI Logic家族系列中ZSP G2架构DSP核的最新产品。ZSP500内核以独有的高效面积、极低功耗、一流代码密度、实现四MAC的性能等优点成为高带宽3G频带处理和丰富多媒体应用的理想选择。ZSP500的运行频率为250MHz，处理能力可达1000MIps。其处理单元主要包括预取单元（PFU）、指令单元(ISU)、管线控制单元(PCU)、地址生成单元(AGU)、协处理器接口（CPI）、算术逻辑单元（ALU）等。结构框图如图1所示。

　　下面主要对H计算电路为自动更新模式的情况进行仿真。主要的测试例如下：
movhw a0，0x0089
movlw a0，0x002C
mov  r0，0x0cf8 　        　//设置的帧长寄存器
　　　　　　　　　　        //framlr=0x0cf8，为了提高验证的
mov  r1，0x0001　　         //速度帧长设置较短
std  r0，a0

movhw a0，0x0089
movlw a0，REG_IDL_IDM0       //配置M0和M1的值，
                             //以设置空闲的时间
mov  r0，0x8000             //以及晶振和PLL的稳定时间
mov  r1，0x0000
std  r0，a0

movhw a0，0x0089
movlw a0，REG_IDL_IDM1
mov  r0，0x0100
st  r0，a0

movhw a0，0x0089
movlw a0，0x0032　　　　　　//PLL时钟使能寄存器，
　　　　　　　　　　　　　　//设置为深睡眠状态
mov  r0，0x0002
st  r0，a0

movhw a0，0x0089　　　　　　//配置空闲模式控制寄存器，
　　　　　　　　　　　　　　//选择H值的更新时间和
movlw a0，REG_IDL_IDCT　　　//计算时间，注意
　　　　　　　　　　　　　　//更新时间一定要大于计算时间，
mov  r0，0x1048　　　　　　 //否则H值没有计算完毕
　　　　　　　　　　　　　　//就自动更新了。选择H电路计
mov  r1，0x00               //算模式为“自动更新模式”，
                            //并且选择芯片工作模式
std  r0，a0                 //为空闲模式

waitInt：
　　ldd r0，a0　           //查询IDCT第一位，当该位变为1时，
　　　　　　　　　　　　　 //说明H电路获
    bitt r0，1             //得最新的H值，可以通过ICHR
　　　　　　　　           //寄存器查看H的值
    bz waitInt
      
   　　 mov %loop0，100
    loop：
        mov r2，0x00
   　　 agn0 loop

　　movhw a0，0x0089
　　movlw a0，REG_IDL_IDCT  //获得H值后就可以
　　　　　　                //让芯片进入IDLE状态，发出
　　mov  r0，0x104d         //进入IDLE的命令，
　　　　　　　　            //在下一帧到来时，芯片即进
　　mov  r1，0x00           //入IDLE状态
　　std  r0，a0
4.2 IDLE模块的系统级仿真波形
　　Clk：仿真环境提供的时钟，并不是芯片本身的系统时钟。芯片内部的clk在IDLE状态下应该关闭。
　　Clk32K：32kHz晶振时钟
　　f_int：帧中断
　　ichr_o：存储计算出来的H值
　　cfsr_o：帧号寄存器
　　framlr[15:0]和framlr_i_17bit：设置的帧长
    framc_o[15:0]和framc_17bit：帧长计数器。从1开始，当它的计数值等于帧长时，f_int产生帧中断，同时帧号计数器的值加1
    icst_o：芯片的状态(1：处于工作状态，0：处于空闲状态)
    pllon：PLL时钟使能（1：关闭PLL，0：打开PLL）
    wake：唤醒信号
    从图4～图6所示的仿真波形来看，IDLE模块在X时间段有wake信号到来，芯片在X时间段结束后将直接进入M1时间段工作，pllon信号也不会被拉低，芯片没有进入睡眠状态。如果在M0时间段有wake信号到来，IDLE模块将立即结束M0时间段，进入M1时间段工作，pllon信号被拉高，并记录下M0时间段实际运行的时间，用于退出时的计算。如果在M1或Y时间段有wake信号，IDLE模块不影响wake信号，按设定工作。具体分析时还应该观察帧计数器和帧号计数器在唤醒时计数的准确性以及H计算电路的误差范围应该在50ns以内，否则不能满足精度要求。

　　本文所介绍的子系统级验证是在利用RVM层次化验证方法对IP模块进行了完备验证之后进行的。基于ZSP500的子系统级验证方法简单易于实现，只需要在理解协议的基础上配置寄存器，就可以把生成的目标文件用来得到仿真波形。然后仔细分析仿真波形就可以验证模块在整个系统中是否实现了应有的功能。此方法不需要验证工程师具有丰富的编写验证代码的经验，而且实现效率高，大大缩短了SoC系统级验证的周期。