一个典型的数字锁相环结构如图1 所示，振荡器" title="数控振荡器" target="_blank">数控振荡器DCO（Digital-Controlled Oscillator）是其中最关键和核心的部分。数控振荡器DCO 输出了可变频率的振荡波形，决定了整个锁相环的噪声性能和功耗。数字时间转换器
（Digital LoopFilter）代替了模拟环形滤波器来控制DCO，由与参考时钟的相位差来控制DCO 输出或高或低的振荡频率，输出振荡信号由负反馈送到数字时间转换器，使相位差减小，最终让输出信号频率与参考时钟频率一致，即达到相位锁定。整个DCO 因此不再需要含有电容或电感，同时也减少漏电流和电源噪音的问题。
本文基于STMicroelectronics的90nm CMOS混合信号工艺，采用Cadence Virtuoso 设计软件，使用Analog Environment 中的Spectre仿真器进行仿真。由于电路完全与数字集成电路工艺兼容，因此也可以采用诸如硬件描述语言来设计电路。
由32 级环形振荡器构成的数控振荡器DCO 在Cadence Virtuoso 中的仿真电路如图3 所示，在本文的仿真中，是使用直流电压作为控制DCO 各级环形振荡器打开或者关闭的输入信号。
图3 32级的DCO结构仿真电路图
电路中电源电压VDD=1.2V，所有MOSFET 均采用9 0 n m 工艺库中的标准电压晶体管，S V T（Standard Vol tage Tr ansi st or ），其阈值电压为Vthn=0.3V，|Vthp|=0.3V。当32级环形振荡器逐级打开，数控振荡器输出波形的振荡频率也逐级上升，整个数控振荡器的频率调节范围如图4 所示。
图4 DCO输出频率调节曲线
当32 级DCO中的18 级环形振荡器打开的时候，DCO 的相位噪声如图5 所示。相位噪声由Spectre 仿真器的pss 分析和pnoi se 分析测得。
图5 打开18 级时的DCO相位噪声
该32 级数控振荡器的相位噪声和功耗如表1 所示，随着环形振荡器逐级打开，相位噪声和功耗都明显上升，这是获得高频率输出波形所付出的性能代价。先测得单个反相器的平均电流，测得各个打开的反相器平均电流均约为14 μ A，由下式可以得到电路的总功耗，式中N 为打开的环形振荡器级数。
为了研究环形振荡器级数对频率调节范围的影响，将数控振荡器的级数减少至18 级或12 级，再分别测试其频率调节范围。三种不同级数数控振荡器调节范围的对比如图6 所示，不同级数的数控振荡器fmax 相等，但fmin 随着数控振荡器的总级数增加而减小，且KDCO 也变小，调节线性度更好。
图6 不同级数数控振荡器的频率调节范围
表1 数控振荡器不同级打开时的相位噪声和功耗
进一步测试器件尺寸对数控振荡器性能的影响，当器件宽度Wn 和Wp 增加，反相器中的平均电流增加，可以输出更高的频率并减小电路中器件噪声导致的相位噪声，这对高性能电路是有意义的，但电路功耗也随之增加。对于18 级数控振荡器，保持电路中全部MOSFET 的沟道长度不变，同时增大图2（b）中的NMOS 管M2、M3 的Wn和PMOS 管M0、M1 的Wp至原尺寸的1.5 倍后测得的频率调节范围如图7 所示，全部环形振荡器共18 级打开后的DCO 功耗 及相位噪声如表2 所示。
表2 器件尺寸不同时测得的功耗及相位噪声
图7 器件尺寸不同时测得的频率调节范围对比
该数控振荡器结构采用全静态CMOS 逻辑电路来设计，获得了线性度较好的频率调节范围，在90nm混合信号工艺条件下全DCO电路功耗在3mV左右，10MHz处相位噪声低于-110 dBc/Hz，性能相比传统LC 压控振荡器有过之而无不及，非常适合应用于高性能数字电路中。在用该数控振荡器结构设计DPLL 时，应进一步增加环形振荡器级数以提供线性度更好的可调输出频率范围，并需要前置数字环形滤波器提供相配合的控制信号。