引言
　　晶体的主要组成部分是二氧化硅，俗称石英。石英具有非凡的机械和压电特性，使得从19世纪40年代中期以来一直作为基本的时钟器件。如今，只要需要时钟的地方，工程师首先想到的就是晶体，但是随着应用的不断深入，晶体的一些固有的缺陷也随之暴露出来。如今新技术不断涌现，并带来很大的变化。
　
晶体的特点及参数
　
封装
　　晶体的封装如图1所示，有三部分组成：金属上盖，带有电极的石英片和陶瓷底座。一般来说，还需要向密封壳内充氮气。

图1 晶体封装图

　　现在几乎所有的陶瓷密封装都是由三家日本公司提供，但是由于日本地震和海啸，产量严重受影响。今后很长一段时间将难以满足市场需求。
　
石英材料
　　石英以其固有的压电特性成为晶体中的主要部分。但是它必须经过切割打磨才能使用，由于其厚度非常薄，虽然采取了保护措施，但是其抗震性一直是大家所担心的。
　
精度
　　所谓精度就是实际的时钟频率偏离标准时钟频率的程度。用公式表示为：
　　Error (PPM) = (Factual-Ftarget) / Ftarget * 10E6
　　Error：精度
　　Factual：实际频率
　　Ftarget：标准频率
　　PPM：百万分之一
　
在晶体的应用中，有这几个方面需要考虑：
　　1） 频率公差：就是在通常的环境温度下（25°C+/-5°C）实际频率偏离标准频率的值。
　　2） 频率温度特征：就是在整个温度变化范围内，实际频率偏离标准频率的值。现在通常有三种温度范围：0°C--70°C，-20°C--70°C和-40°C--85°C。
　　3） 老化：晶体的内部特性随着时间的推移发生变化引起的频率的偏差，称为晶体的老化。一般来说，第一年晶体的精度受老化的影响为5PPM，以后每年大约为1-3PPM。如果一个产品的设计生命周期为10年，则老化带来的频率精度变化最高可达32PPM。
　　4） 负载电容精度变化引起频率的变化：这个因素往往容易被忽视。在晶体的应用中有两种工作模式，串行振荡模式和并行振荡模式。由于并行模式设计灵活并且有很高的输出精度，现在已成为市场主流。 图2是并行振荡模式的等效电路图：

图2 并行振荡模式等效电路图

　　R1：动态阻抗
　　C1：动态电容
　　L1：动态电感
　　C0：静态电容
　　CL：负载电容
　
　　并行振荡模式的频率可根据以下公式：
　
　　FL=[1/2π√（L1*C1））]*√[1+C1/（C0+CL）]
　
　　其中[1/2π√（L1*C1））]是晶体串行振荡模式的频率
　
根据泰勒展开：
　　FL=[1/2π√（L1*C1）]*[1+C1/2（C0+CL）]                            （1）
　
　　从公式中可以看出，频率与C0,C1和CL都有关。
　
　　在基频谐振中C1为10-30fF，一般取值为20fF。C0取值与晶体的尺寸有关，一般取值为5pF。但是CL的计算与晶体外接电容和PCB设计和材料有关。下图是参考电路图

图3 晶体外接负载电容示意图

　　从上面电路中可得出：
　　1/（C11+CS1）+1/（C12+CS2）=1/（CL）                               （2）
　
　　其中C11，C12是外接电容，也就是线路设计中放在晶体两边接地的两个电容。CS1和CS2是寄生电容，和PCB 电路板的走线，焊盘及芯片的管脚有关。一般为5-10pF（在本文的计算中可设为8pF）。对于C11和C12，没有确定的值（15pF-30pF），这和实际设计有关，例如取18pF。
　
　　CL如有变化，并行振荡模式的频率也随之变化，请看图4

图4 负载电容变化与频率的关系

　　由公式（1）可得频率变化为：
　　（FCL1-FCL2）/FCL1=C1/2 * [1/（C0+CL1）-1/（C0+CL2）] * 10E6     （3）
　
　　从公式（2）和公式（3）中可知C11和C12的精度将影响频率的精度。具体数据如表1所示。其中参数的取值如前文：C1=20fF，C0=5pF，CS1=CS2=8pF，C11=C12=18pF。

表1 电容精度与频率精度的关系

　　在很多应用场合，电容精度取5%，从上表可看出它对频率精度的影响可达到28PPM。这在设计中容易被忽略的。
　
　　5） 其他因素：如回流焊接的影响，湿度的影响，大气压的影响等。这些因素影响不大，不再这里详述。
　
　　晶体振荡总的频率精度就是上述五个方面之和。
　
硅频率控制器(SFC)
　
SFC原理
　　由于石英材料及其振荡原理的局限性，近年来，人们不断探索用新技术来替代它。如MEMS技术，但是它的中心振荡频率不是很高（如16MHz）所以如果需要高的频率输出，必须经过一级PLL， 增加了成本，相位噪音和功耗。
　
　　IDT在这一领域做了深入的研究，采用专利的CMOS谐波振荡器（CHO），推出了全硅频率控制器。它的核心是一个高频的振荡模块，根据设置不同的分频系数可得到不同的输出频率。这样，既不需要石英做为振荡源，也不需要PLL做倍频。
　
　　SFC工作状态需要电源而晶体不需要。但是，由于ASIC必须提供晶体起振电路，所以晶体也相应地增加了ASIC的能耗。
　
硅频率控制器(SFC)的参数
　
精度
　　硅频率控制器的频率公差在50PPM。-20-70°C频率温度特征是50PPM。硅频率控制器不使用石英，所以没有老化方面的问题。精度只需考虑两个方面即可。可参照以下表2中的例子。晶体精度的取值请参照前文的计算。

表2 两类产品的比较

　　从这个例子可以看出，虽然都是50PPM的频率公差和温度特征，计算出晶体的精度可达160PPM。而硅频率控制器的精度是100PPM。
　
最简单的设计
　　硅频率控制器不需要任何辅助器件即可工作。晶体必须外挂两颗电容才能正常工作，这不但节约了成本，还节约了宝贵的空间，这符合产品小型化发展的趋势。
　
超低供电电流
　　在工作状况下，供电电流是1.9mA。静态工作电流更是只有1uA。其它基于晶体和MEMS的产品是它的4-10倍。这对于手持设备更是一个福音。因为对于相同的电池容量，低电流意味着更长的使用时间，这越来越受到产品制造商的重视。
　
快速启动时间
　　标准启动时间是400uS。而晶体的启动时间有时竞达到10mS。更快的启动时间可以使产品从上电或待机状态迅速进入正常工作状态。这也增强了产品的竞争力，在市场上占有利的地位。
　
宽频率输出范围
　　不需要PLL，硅频率控制器可输出4-50MHz。对于通用的频率，如10M，14.31818M，19.44M，20M，25M，33M，33.3333M，40M，48M，50M等等可以直接订购，对于不通用或者特殊频率，可通过工厂设置输出分频系数得到。
　
更高的工作可靠性
　　现在时尚的产品总是被人们喜欢随身携带，如掉在地上，被硬物碰到等小意外发生是不可避免的。这往往会造成晶体停振而使产品失效。硅频率控制器由于没有采用晶体，所以不会受到振动和挤压的影响。这对于产品的长期稳定性工作是非常重要的。而这也是设备制造商越来越喜欢它的原因之一。另外，硅频率控制器没有高阻抗的输入管脚，这样更利于通过EMI的测试。
　
更好的抖动指标
　　下例是在SATA GEN2连接性能测试结果。从中可以看出硅频率控制器的抖动小于晶体的抖动。

图5 晶体抖动指标实测图

图6 硅频率控制器SFC的抖动指标实测图

塑壳封装
　　硅频率控制器的封装采用成本更低的塑壳即可。而晶体必须采用陶瓷密封装。所以硅频率控制器的成本可以更低。并且塑壳封装的资源非常丰富，不受到厂家供货周期和数量的限制。
　
　　硅频率控制器的尺寸通常是2.5*2*0.55mm。并会有更小的尺寸推出。众所周知，小封装的晶体会大幅度增加成本。但这对于硅频率控制器是非常容易实现的并可能是更少的价格。
　
更快的供货周期
　　如前文所述，硅频率控制器的核心是稳定的高速振荡模块。工厂可预先生产，然后根据客户的需求来配置输出频率，这样可大大缩短产品供货周期。
　
SFC 晶源
　　硅频率控制器是一种CMOS技术，和ASIC是同一种工艺，所以ASIC很容易将硅频率发生器的晶源集成进去。如果是石英，因为是不同的工艺，所以会带来很多工艺和可靠性方面的问题。
　
　　硅频率控制器产品应用
　　硅频率控制器的外观如图7

图7 硅频率控制器的外观图

　　硅频率控制器的管脚分布以2.5*2*0.55mm 为例，如图8所示

图8, 硅频率控制器的管脚分布图(2.5*2*0.55mm)