摘  要： 针对多通道超声波应用提出了一种USB+FPGA+DSP的架构，模拟前端可实现8通道高速数据采集，并可实现线性增益和可变采样率。FPGA为系统的控制核心，同时进行信号预处理方面的工作，而DSP着重于复杂算法的应用。最后通过已知信号对整个系统进行测试，验证了该系统性能良好，具有很高的实用价值。 

    关键词： FPGA；DSP；USB；超声波；高速A/D

    通常，频率高于20 000 Hz的声波称为“超声波”。超声波的波长比一般声波短，具有较好的方向性，而且能透过不透明物质，已被广泛用于医疗和工业方面，如：超声波探伤、测距、超声焊接、清洗、医疗成像等。 

    在传统的超声波仪器中，一般只采用DSP或只采用FPGA，且大部分采集数据要到PC机上进行算法分析。随着超声应用的深入和超声设备功能的改进，新型的超声波系统处理任务加重和复杂度加深，需要更快的数据处理能力。如果将数据传到PC机上进行处理，则难以满足实时性方面的要求。 

    本文提出了USB+FPGA+DSP的架构，设计了一种新型8通道超声数据并行采集处理系统。由FPGA配合DSP进行数据采集、预处理等, 发挥了FPGA并行高速处理的优势，而将一些稍微复杂的算法在DSP中实现，提高了算法性能，最后将处理结果通过USB送到PC进行分析。这种任务硬件分配方法可使系统性能得到很大提高。 

1 系统描述 

    在多通道超声波应用中，高速A/D技术、大容量缓冲技术以及信号的实时处理、分析技术是超声设备的关键，也是整个系统的瓶颈所在。本文的设计能够实现这些技术的融合。系统框图如图1所示。 

    首先，从超声波接收电路收到的微弱电压信号进入8通道的可变增益运放进行放大；然后交流耦合到8通道AD转换器进行高速模数转换，同时输出8路LVDS DDR数据信号进入FPGA；由FPGA对8通道的数据进行高速串并转换并进行预处理和缓存。 

    PC机发送采集命令到FPGA，通过EMIF口送到DSP，DSP收到命令后打开EDMA传输，同时使能FPGA的数据采集，将接收数据缓存在外挂的SDRAM中，然后对数据进行处理，再通过EMIF口将处理结果送给FPGA，由FPGA内部的USB接口逻辑将数据送到主机进一步处理。 

    同时，主机可以通过发送命令控制运放的线性增益、功耗控制等处理。PC作为主控单元，将命令送到DSP，而DSP作为二级控制单元将命令送到FPGA内部的寄存器中，而由FPGA实现各种接口的控制时序，最终实现控制。 

2 模拟信号采集模块 

2.1 模拟前端设计 

    超声波的工作原理是：高压脉冲发生电路发射高压脉冲，经电压超声换能器变换成超声波信号，超声波信号遇到杂质时产生反射波，再经过电压超声换能器变换为电压信号，这个电压信号是微弱的高频窄脉冲。为使缺陷信号不失真，前置处理电路的频带宽度应足够高，信号的采样频率应为几十兆赫兹^[1]。为了能够测量幅度的变化值，在接收的信号进入放大器前，先经过已校准的衰减器，以便对信号幅度定量调节，用于不同信号幅度比较^[2]。 

    传统的多通道探伤设备需要多块采样模块，这大大提高了系统价格。而TI公司的VCA8613和ADS5273两款芯片是TI公司针对医疗和工业超声波推出的多通道高性能芯片，可以满足上述超声应用的要求。 

    可变增益运放VCA8613的-3 dB带宽是800 kHz～14 MHz，它集成了8个通道，并将传统系统中低噪声前置放大器(LNA)、压控衰减器(VCA）、可编程增益放大器(PGA)、低通滤波器4个功能芯片集成在一起，集成后带来的好处是减少了外界的干扰和噪声，改进了动态范围。这对整个输入信号的质量至关重要，使整体系统性能大大提高。在3 V工作时每个通道的功耗仅为75 mW，输入频率为5 MHz时噪声为1.2 nV每根号Hz，同时体积大大缩小，这对于开发便携式产品具有巨大的优势。 

    VCA8613还提供了一个VCNTL管脚，其配合VCA和PGA可实现5 dB～50 dB的线性增益，如图2所示。ATN是VCA的衰减系数，PG是PGA的增益系数，这两个值可通过SPI口写VCA8613的寄存器来实现（PG=01的图没有给出）。 

    ADS5273是12 bit的高速AD，采样速率能达到70 MHz，信噪比为70.5 dB，输入是8通道差分输入，输出是8通道LVDS DDR串行输出，其速度达到420 MHz，上下沿都有数据。这使得在PCB信号完整性上要求很高，要严格按照高速信号走线的要求进行设计。 

    在采用内部参考模式下，ADS5273的输入端有1.4 V的共模，而VCA8613输出有1 V的共模电压，所以VCA8613和ADS5273间采用了交流耦合方式，TI建议串接的电阻可以从25 Ω～300 Ω，这保证了ADS5273不会过载。耦合图如图3所示。 

    ADS5273也提供了一个SPI口，可以控制其内部寄存器。可以控制关闭和开启任何一个通道及控制每一路输出的电流大小，这对于功耗的控制非常有利。同时ADS5273还可以有几种工作模式：正常输出模式、同步模式、用户定义模式等，非常适合用户进行调试。 

    VCA8613和ADS5273构成的模拟前端，整体噪声比目前市场上性能最接近的同类产品要低30%，并且具有更低的功耗，其性能不仅能满足便携式设备的需求，还能满足高通道密度、中程超声波系统的要求，能实现更高、更完美的图像质量。 

2.2 FPGA高速解串设计 

    ADS5273的输出除了8路LVDS DDR串行数据，还有420 MHz的差分时钟线和70MHz的差分同步线，如图4所示。在采用FPGA进行数据接收时，如此高速的信号在解串时需要有非常严格的时序要求。由于在解串的过程中，逻辑并不复杂，但对时序要求高，因为采用触发器实现可以比较方便地进行触发器的位置约束，所以采用最底层的触发器来实现。 

    解串后的数据使用了片内FIFO进行缓存，这里采用了乒乓FIFO机制，在将采集得到的数据写入其中一片时，后续模块同时对另一片中的数据进行处理。FIFO缓存器由于其先进先出的特性，数据的读写都无需提供地址信号，简化了电路的设计，提高了数据的吞吐率。 

3 基于FPGA+DSP+USB的数据采集通道的实现 

    本系统FPGA采用Xilinx公司Virtex系列的xc2vp7器件，实现了高速数据解串、SPI控制器、USB的SLAVE FIFO控制状态机、DSP的EMIF接口控制和信号预处理。其中SPI控制器有3个，有两个实现对VCA8613、ADS5273的SPI接口控制；另一个实现对DA5200的控制，产生VCA8613的VCNTL的控制电压，实现VCA8613增益线性可控。如图4所示。 

    DSP进行数据处理，采用了TI公司的高性能数字信号处理芯片TMS320C6414，可支持1 GHz的时钟频率，计算能力为5 760 MIPS，同时提供了外部存储器接口和增强的DMA控制器（EDMA），可与FPGA进行快速数据交换。DSP设计为FLASH BOOT方式。 

    高速数据采集系统采用USB总线与PC进行数据传输。USB控制芯片采用Cypress公司的CY7C68013。该芯片内含一个增强型8051处理器、一个串行接口引擎(SIE)、一个USB收发器、8 KB片上RAM、4 KB的FIFO存储器以及一个通用可编程接口(GPIF)。Cypress公司为了方便FX2的开发，提供了固件程序框架，用户只需少量修改即可完成固件设计，同时Cypress提供了通用的驱动程序。 

    分别配置USB控制芯片中的端点EP2和EP6为IN(输入)模式和OUT(输出)模式。设置了自动传输模式后，在用户端，就可以把CY7C68013当做一个FIFO，不必关心其内部的运行情况，而只要根据FIFO的标志线对FIFO进行读写操作，即主机和数据采集板间的通信是透明的。首先由应用程序采用块传输方式发送一个命令包到SLAVE FIFO中，FPGA读取这个命令包缓存在FPGA的FIFO中；接着应用程序再用控制传输方式发送一个命令包给CY7C68013，由USB固件程序在通用IO管脚上给DSP发送一个外部中断；DSP收到外部中断后马上启动一次EDMA传输，将FPGA中FIFO的命令及参数数据读到DSP的RAM中；DSP根据收到的命令和参数进行各项操作。 

4 性能测试 

4.1 可变增益运放的测试 

    用函数发生器产生50 mV、7 MHz的正弦波，输入VCA8613的输入端，衰减设为33 dB，PGA增益设为21 dB，VCNTL管脚电压为1.0 V，用示波器观察输出波形，如图5所示，得到了很好的放大波形。 

    同时测出，正确的放大波形的频率在900 kHz～11 MHz间，在这范围之外的波形就会产生失真，与TI公司文档中提出的频率在800 kHz～13 MHz间有些差别。 

4.2 AD测试及数据通道实验 

    ADS5273采用同步模式进行调试，对时序进行了严格的对准，然后切换到正常模式，采用C++ Builder设计了简单的主机应用程序来采集正弦波数据，如图6所示。 

    从测试结果看，超声波信号采集、分析和成像处理系统的整体设计方案是正确的，整套系统可以满足频率范围从20 MHz～70 MHz超声波检测采集和分析的需要，同时可以调整采样速率，适应不同检测频率的记录要求 

    本数据采集系统在以下方面进行了改进：首先采用了TI公司先进的VCA8613和ADS5273构成了信号调理和数据转换电路，具有高信噪比、高精度、高速率和低功耗等优点；其次数字架构采用了USB+FPGA+DSP方式，对于复杂算法的应用具有优势；而且采用FPGA接收8路高速串行LVDS DDR信号的实现，使得系统硬件的体积得到大大缩小。同时，本文设计的硬件架构具有通用性，只要稍做修改即可应用于各种场合，具有较高的实际工程应用价值。 

参考文献 

[1] 孙芳，麦继平.USB高速数据采集处理卡在超声波无损检测中的应用.仪器仪表用户，2003.12，11(3)：37-38. 

[2] 邹毅，罗飞路.基于C8051F340的多通道超声波无损检测系统的设计.传感器世界[J]，2007，13(10)：26-29. 

[3] 肖忠祥.数据采集原理[M].西安：西北工业大学出版社，2001. 

[4] 夏宇闻.Verilog数字系统设计教程[M].北京：北京航空航天大学出版社，2004.