当前，雷达面临强烈的电子干扰以及各种各样的噪声和杂波干扰，在复杂背景条件下的恒虚警率(CFAR)检测一直是雷达信号处理研究的热点和难点问题，而机载雷达采用的多工作模式及其所处的复杂的地、海杂波环境使CFAR检测面临的困难尤为突出。因此对雷达回波的CFAR处理技术的研究也极其重要。
    由于实际的目标检测可能面临种类多样的地物覆盖类型，因此对描述杂波统计特性的统计分布模型提出了很高的要求。简单的统计模型对地物覆盖类型的建模能力不足，影响检测的精度；复杂的统计模型对地物覆盖类型的建模能力较高，相应的检测精度较高，但由于其参数估计困难，计算量较大，导致算法的实用性大打折扣。
    本文设计了一种基于FPGA的恒虚警检测模块，解决复杂的统计模型中参数估计困难且计算量大的问题。
1 CFAR检测算法
    雷达所面临的杂波都是由天线波束照射内的大量散射单元的散射信号叠加而成，因此可以认为这些杂波是近似高斯分布的，杂波回波经幅度检波后，幅度概率密度符合瑞利分布：
  
    为了减小边缘效应的影响，对单元平均恒虚警检测器进行了改进，提出了两侧单元平均选大(GO-CFAR)恒虚警检测器[4]。GO-CFAR算法的基本流程如图1所示。输入信号包括检测单元Y和2n个参考单元。参考单元位于检测单元两侧，前后各n个。保护单元主要用在单目标情况下，防止目标能量泄漏到参考单元影响检测效果。ε为总的杂波功率水平的估计，是选取前面n个参考单元和与后面n个参考单元之和中的大者作为ε，K为标称化因子，它和ε的乘积作为参考门限电平。当检测单元的值超过K×ε时，认为有目标；反之，认为无目标[5]。

  

2 CFAR检测模块的FPGA实现
2.1 CFAR总体设计框图
    在所设计的检测模块中，FPGA大体上可以分为求均值模块、目标判决模块、目标结果报告模块，如图2 所示。首先FPGA完成对输入数据的求均值，数据进来以后通过一个加法器计算参考窗的部分和，并对先得到的参考窗部分和进行延时，使其能够与后面的参考窗部分和同时到达比较选大器。然后下面的测试单元也经过延时后与比较器选出来的较大的数即检测门限同时进入判决器，判断是否存在目标。如果有目标存在，则输出高电平；如果没有发现目标，则输出低电平然后将结果输出保存。

2.2 CFAR各模块设计
    (1)求均值模块
    求均值模块在FPGA中的原理图如图3所示，在经过前级解调、脉压、目标检测等处理后数据din首先经过一个加法器cfaradd。cfaradd有三个输入端口，在设计框图中需要注意的是加法器上的减号端口。这个减号端口的输入，就是为了在计算新参考窗的部分和时，从上一个参考窗的部分和中减去最旁边的那个数据单元。所以可以看到输入需要经过延时，而这个延时的大小取决于参考窗的长度。至于cfaradd的另外两个输入端口，一个是新输入的数据单元，另一个则是上一次的加法器和的反馈输入。

    另外在完成求均值模块设计时加进去三个延时模块，每个延时模块的功能都不一样，下面做简单的介绍。
    shift1作用是对输入数据延时，以保证在计算下一个参考窗的部分和时，正好到达加法器带减号的输入端口。因为加法器是每个时钟周期输出一个结果，这样延时的时钟周期数就是参考窗的长度。
    shift2的目的是为了保证右窗与左窗同时到达比较器模块。由于待测试的数据是依次输入的，这样就会导致参考右窗的部分和先得到，而左窗的部分和还在计算中，为了保证两者同时到达比较器，就需要对首先得到的参考右窗部分和进行延时。同时计算输出结果Gate_bf到目标判决模块。
    这里延时周期数的计算相对比较复杂，不仅要考虑参考窗的大小，同时还需要考虑保护单元的数目，然后还需加上测试单元本身，才能得到最后的延时周期数。假设参考窗的长度为N，保护单元的数目为L，再加上一个测试单元，即可以得到shift2延时周期数为N+L+1。
    shift3的作用是为了保证测试单元Test与cfaradd的输出Gate_bh能够同时到达判决模块，通过测试单元与测试门限的比较，来判断目标是否存在。这个延时模块由三部分组成：测试单元自身，为一个时钟周期；保护单元数的一半L/2；比较器的延时。三者之和即为shift3的延时周期数。
    (2)目标判决模块
    在目标判决模块中，一个是测试单元延迟，另一个则是比较器的选大。首先，需要计算判断目标的测试门限。测试门限的计算也比较简单，将比较器得到的选大平均值乘以一个门限系数即可，这个门限系数根据不同情况有一定的差别，在选大恒虚警算法中，这个系数一般可以选2～5。得到了门限值后，只需要将测试单元与其比较大小即可。如果测试单元的值大于测试门限，则认为存在目标。目标判决模块在FPGA中的设计原理如图4所示。

    mx_gen实现选大比较并将大者与标称化因子相乘，求均值模块输出的信号gate_bf和gate_bh输入到mx_gen，经过比较选择其中大者与cfar_xs相乘并输出jcmx作为测试门限进行下一步判决。测试信号dtest输入至 jc_delay作延迟，目的是与mx_gen输出信号同步进入mbreport作为判决器。通过测试单元与测试门限的比较，判断信号中是否有目标存在，有目标则输出高电平，没有目标则输出低电平。输出判决结果信号drpt及其通道号chal。
    (3)目标结果报告模块
    对目标判决模块输出的所有目标幅度进行比较选大，从中选择出5个相对最大的目标结果，并且分配出各自距离与通道号，输出给后面存储器，此即为信号处理系统最终结果。目标结果报告模块在FPGA中的设计原理图如图5所示。

    对输入信号drpt进行选大比较，选择最大的目标结果及其通道号chal 一起输出给rpt_ctrl,这个单元主要是完成写存储器的控制。
2.3 CFAR仿真结果
    恒虚警模块的功能仿真时序波形如图6。A为恒虚警系数值2，B为恒虚警基数值60；ram_din为目标结果信息，将每次比较选择的结果信息输入到双口RAM中；ram_addra为RAM地址线；ram_en和ram_wclk分别为使能信号和写时钟信号。仿真结果表明模块工作是正确的，在ram_din输出中尚未发现信号，没有产生电平的变换。图7为功能仿真时序局部图。

    具有高可靠性能的恒虚警检测模块在机载雷达目标识别系统中发挥着重要的作用。本文根据实际需要，选取了实现简单且边缘效应影响小的GO-CFAR算法，利用FPGA在集成环境ISE对GO-CFAR算法进行功能仿真，实现了硬件设计软件化，使该检测器的灵活性显著提高。 经过仿真及硬件测试表明：FPGA技术的硬件设计方案能够实现雷达目标识别系统中的恒虚警检测功能，不但设计灵活，运算速度块，而且可靠性高，具有较高的应用价值。
参考文献
[1] 匡纲要，高贵，蒋咏梅，等.合成孔径雷达目标检测理论、算法及应用[M].长沙：国防科技大学出版社，2007.
[2] 林宏津.合成孔径雷达图像目标检测与优化搜索[D].四川大学硕士学位论文，2006(5).
[3] 钟雪莲，王长林，周平，等.SAR图像中目标的自动检测与辨别[J].中国图象图形学报，2005(10).
[4] 罗侄敬.数字脉压与恒虚警检测器的FPGA实现[D].西安：西安电子科技大学，2007.
[5] 吴顺君，梅晓春.雷达信号处理和数据处理技术[M].北京：电子工业出版社，2008.
[6] 刘朝军，张欣，王守权.雷达目标恒虚警检测算法研究[J].舰船电子工程，2008(3).