《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 设计应用 > 基于FPGA的电力谐波分析仪的研制
基于FPGA的电力谐波分析仪的研制
来源:电子技术应用2011年第7期
姜丽丽1, 薛 岩2, 郭凤仪1, 王智勇1
1. 辽宁工程技术大学电气与控制学院,辽宁 葫芦岛125105; 2. 辽宁电力有限公司 丹东供电公司, 辽宁 丹东118000
摘要: 研制了以FPGA(现场可编程门阵列)为主控制器实现的电力谐波分析仪。配以片外SDRAM和CFI_FLASH、LCD、数据采集CT/PT、A/D转换器、串口、按键等硬件电路,采用基-2按时间抽取算法,以NiosII EDS 9.0为软件平台,利用Verilog HDL硬件语言实现了2 048点16 bits复数块浮点结构的FFT。利用信号发生器产生的信号模拟电网中的电流电压信号对系统进行实验。
中图分类号: TM935
文献标识码:B
文章编号: 0258-7998(2011)07-100-03
Research and design of the power harmonic analyzer based on FPGA
Jiang Lili1, Xue Yan2, Guo Fengyi1, Wang Zhiyong1
1. Faculty of Electrical and Control Engineering Liaoning Techical University, Huludao 125105, China; 2. Electricity Power Bureau in Dandong, Dandong 118000, China
Abstract: A power harmonic analyzer is designed, it takes the FPGA(Field-Programmable Gate Array) as its master controller, coordinated with off-chip SDRAM and off-chip CFI_FLASH, LCD, data collection (CT/PT), AD converter, serial ports, control buttons and so on. This design adopts the algorithm of radix-2 and decimation in time,and realizes a block-floating point FFT module of 2048-point which is16-bits complex number by using Verilog HDL at interface of NiosII EDS 9.0 provided by Altera Inc. The system experiment uses signals which generated by signal generator imitate the voltage signal and current signal in the power system.
Key words : harmonic analyzer; FPGA; FFT; Verilog HDL


    随着电网中的谐波污染日益严重,谐波分析已成为电力系统分析和控制中的一项重要的工作,准确、实时地测量出电网中的畸变电流、电压,对于电力系统的安全、经济运行具有重要的意义。随着超大规模可编程逻辑门阵列(FPGA)技术的发展,新一代的FPGA内部都集成了高速数字信号处理模块和大容量、高速RAM模块[1-2]。因此,采用FPGA能够克服目前主流产品的难以扩展输入通道数、运算时消耗系统资源大等缺点。
    本文正是利用了FPGA的这些优点,设计并实现了电力谐波分析仪。该分析仪采用集成于FPGA内部的基-2按时间抽取的复数块浮点结构FFT实现了谐波的准确分析。相对于现今主流谐波分析仪,该分析仪除了具有算法实现准确性高和设备稳定性强等特点外,更具有集成度高、体积小、易于升级扩展和成本低廉等优点。
1 电网谐波检测原理和算法
1.1  快速傅里叶变换(FFT)原理[3]



    
2 硬件设计
2.1硬件结构

    根据系统设计要求,为了进一步提高谐波分析速度和精度以及集成度,本系统采用VerilogHDL硬件描述语言设计了显示接口、A/D读取控制、RS232、按键控制及片外SDRAM、Nor Flash控制。整体硬件结构如图1所示。

 

 

    该系统从结构上分为CT/PT传感器单元、AD采样单元、FFT运算处理单元、Nios控制单元、LCD显示单元和上位机接口单元。CT/PT传感器单元的主要功能是将输入的150 V~390 V AC电压信号线性变换为2.5 V AC的电压信号,将输入的0 V~15 A AC电流信号线性变换2.5 V AC的电压信号,然后通过低通滤波器滤除信号中频率高于3.2 kHz的部分;A/D采样单元将从CT/PT变送单元输出的模拟信号精确采样变换成14 bit的数字量;FFT运算处理单元负责处理A/D采样单元输出的数字量,进行FFT变换运算;LCD显示单元负责显示系统的全部显示信息;上位机接口单元负责提供上位机通信的硬件实现电路。
2.2 NIOS控制单元设计
    为了降低开发成本,充分发挥FPGA设计的灵活性,提高FFT运算速度,该系统将NiosII软核处理器[4-6]作为控制器的核心,控制A/D采样单元的采样频率和采样的启动及停止、PLL电路的输出频率计算、键盘输入的响应、网络通信的软件实现、FFT运算处理单元的控制和数据传输等。
    NiosII控制单元的具体构建:加入运算核心单元CPU,选择f快速型,以符合系统要求[5];加入sdram和cfi_flash存储;加入三态总线桥(tri_state_bridge),用于Flash读取;加入sysid,用来配置系统标识;加入调试模块jtag_uart,下载代码和调试代码都需要;加入GPIOA(I/O口)作为输入输出端口;设定中断顺序和各模块地址,配置完成图如图2所示。

2.3  FFT单元设计
    FFT模块在FPGA内部配置,FFT单元实现框图如图3所示。其中,双口RAM用于存储输入数据及中间处理数据;蝶形运算单元采用并行碟算结构,完成DFT运算和乘旋转因子运算;逻辑控制单元用于控制系统中各单元的工作顺序,使系统依照预先设定的流程工作;ROM因子表用于存储旋转因子数据;地址产生单元用于产生双口RAM和存储旋转因子的ROM的地址信息,包括读地址和写地址。

3 软件设计
    本系统采用Nois II IDE开发工具进行系统软件设计。软件使用模块化设计,软件程序采用C语言编写。程序主要包括自检模块、初始化模块、数据采集模块、FFT模块、海明窗处理模块、液晶显示模块、通信模块等。其中FFT模块的软件流程图如图4所示。

4 仿真与实验结果对比分析
    为检验该谐波分析仪正确与否,首先采用Matlab仿真,随后对分析仪进行了模拟实验。
4.1 Matlab仿真实验
    方波是一种典型的波形,其傅里叶变换的结果具有典型性。能够直观地看出实验结果的正确性,所以首先选用幅值为100 V,周期为20 ms的方波进行仿真实验。采样频率为fs=20 480 Hz,采样点数为N=2 048。 实验结果如图5所示。

    模拟380 V电力网相电压信号,输入基波幅值为200 V初相角为15°,二次谐波幅值为100 V初相角为0°,三次谐波幅值为50 V初相角为50°,四次谐波幅值为50 V初相角为0°,五次谐波幅值为30 V初相角为70°。采样频率为fs=20 480 Hz,采样点数为N=2 048。仿真实验结果如图6所示。

4.2 分析仪模拟实验
    由于实际电网谐波的随机性,且分析仪处在初步试验验证阶段,所以模拟实验采用GFG-8016G函数发生器发出的幅值为100 V,周期为20 ms的方波信号;基波幅值为200 V初相角为15°,二次谐波幅值为100 V初相角为0°,三次谐波幅值为50 V初相角为50°,四次谐波幅值为50 V初相角为0°,五次谐波幅值为30 V初相角为70°的正弦波信号。采样频率为fs=20 480 Hz,采样点数为N=2 048。实验结果如图7、图8所示。''

    通过图5与图7和图6与图8对比,在两次输入信号、采样频率和采样点相同的条件下, 模拟实验的结果与仿真结果有较好的一致性。这表明该分析仪能够正确的检测出380 V电力网正常运行及异常情况下频率不超过3.2 kHz的各次谐波的幅值和频率。
    本设计研制的基于FPGA的电网谐波分析仪能够正确检测出电力网中的谐波,且能自动跟踪电网频率的变化。解决了目前主流产品的难以扩展输入通道数、运算时消耗系统资源大的问题。集成度高、体积小、价格低廉。
参考文献
[1] 雷立煜,廖力清.电力谐波检测中基于FPGA的FFT的设计与实现[J].电能质量控制及其管理,2010(3):112-115.
[2] 刘隽.一种基于FPGA的新型谐波分析仪的研究[D].长沙:湖南大学,2004.
[3] 丁玉美,高西全. 数字信号处理[M]. 西安:西安电子科技大学出版社,2001.
[4] Nios Embedded Processor Software Development Reference Manual. Altera Corporation,2003:2-6.
[5] 管立新,沈保锁.自定制Nios处理器的FFT算法指令[J].微计算机信息,2006,22(11-2):10-12.
[6] 王林泉,皮亦鸣,陈晓宁,等.基于FPGA的超高速FFT硬件实现[J].电子科技大学学报,2005,34(2):152-155.

此内容为AET网站原创,未经授权禁止转载。