异步FIFO那点事-AET-电子技术应用

异步FIFO那点事

摘要： 设计一个FIFO是FPGA设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work

关键词： 设计 FPGA 应用平台存储器 Xilinx 电路空间功能时间总线解决方案系统分辨率可靠性技术器件方案算法用户赛灵思社区 Xilinx FPGA社区 ISE FPGA开

Abstract：

Key words :

设计一个FIFO是FPGA">FPGA设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——
这是一个看似简单却很复杂的任务。
一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理
（work off）两个时钟，因此在大多数情况下，FIFO工作于独立的两个时钟之间。然而，
我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。
虽然工作在同一时钟的FIFO在实际应用中很少用到，但它为更多的复杂设计搭建一个平台，
这是非常有用的。然后再从特例推广到更为普通的FIFO，该系列文章包括以下内容：
1．单时钟结构
2．双时钟结构——双钟结构1
3．双时钟结构——双钟结构2
4．双时钟结构——双钟结构3
5．脉冲模式FIFO
单时钟FIFO特例
FIFO有很多种结构，包括波浪型（ripple）FIFO，移位寄存器型以及其他
一些我们并不关心的结构类型。我们将集中讨论包含RAM存储器的结构类型。
其结构如图1所示。

通过分析，我们看到图中有一个具有独立的读端口和独立的写端口的RAM存储器。
这样选择是为了分析方便。如果是一个单端口的存储器，还应包含一个仲裁器保证
同一时刻只能进行一项操作（读或写），我们选择双口RAM（无需真正的双口RAM，
因为我们只是希望有一个简单的相互独立的读写端口）是因为这些实例非常接近实际情况。
读、写端口拥有又两个计数器产生的宽度为log2(array_size)的互相独立的读、写地址。
数据宽度是一个非常重要的参数将在在稍后的结构选择时予以介绍，而现在我们不必
过分的关心它。为了一致，我们称这些计数器为“读指针”（read pointer）和“写指针”
（write pointer）。写指针指向下一个将要写入的位置，读指针指向下一个将要读取的位置。
每次写操作使写指针加1，读操作使读指针加1。
我们看到最下面的模块为“状态”(stauts) 模块。
这个模块的任务实给FIFO提供“空”（empty）和“满”（full）信号。
这些信号告诉外部电路FIFO已经达到了临界条件：如果出现“满”信号，
那么FIFO为写操作的临界状态，如果出现“空”信号，则FIFO为读操作的临界状态。
写操作的临界状态（“full is active”）表示FIFO已经没有空间来存储更多的数据，
读操作的临界表示FIFO没有更多的数据可以读出。status模块还可告诉FIFO中“满”或“空”位置的数值。这是由指针的算术运算来完成了。

实际的“满”或“空”位置计算并不是为FIFO自身提供的。它是作为一个
报告机构给外部电路用的。但是，“满”和“空”信号在FIFO中却扮演着
非常重要的角色，它为了能实现读与写操作各自的独立运行而阻塞性的管
理数据的存取。这种阻塞性管理的重要性不是将数据复写（或重读），而
是指针位置可以控制整个FIFO，并且使读、写操作改变着指针数值。如果
我们不阻止指针在临界状态下改变状态，FIFO还能都一边“吃”着数据一
边“产生”数据，这简直是不可能的。
进一步分析：DPRAM若能够寄存读出的信号，这意味着存储器的输出数据已
被寄存。如果这样的话，读指针将不得不设计成“read 并加1 ”，也就是说
在FIFO输出数据有效之前，必须提供一个明确的读信号。另一方面，如果
DPRAM没有寄存输出，一旦写入有效数据就可以读出；先读数据，然后
使指针加1。这将影响到从FIFO读出数据和实现空/满计算的逻辑。由于
简化的缘故，我们仅论述DPRAM没有提供索锁存输出的情况。同理，将其
推广到寄存输出的DPRAM并不是很复杂。
从功能上看，FIFO工作原理如下所述：复位时，读、写指针均为0。
这是FIFO的空状态，空标志为高电平，（我们用高电平表示空标志）
此时满标志为低电平。当FIFO出现空标志时，不允许读操作，只能允许写操作。
写操作写入到位置0，并使写指针加1。此时，空标志变为低电平。假设没有发生读
操作而且随后的一段时间FIFO中只有写操作。一定时间后，写指针的值等于array_size-1。
这就意味着在存储器中，要写入数据的最后一个位置就是下一个位置。
在这种情况下，写操作将写指针变为0，并将输出满标志。
注意，在这种情况下，写指针和读指针是相等的，但是FIFO已满，而不是空。
这意味着“满”或“空”的决定并不是仅仅基于指针的值，而是基于引起指
针值相等的操作。如果指针值相等的原因是复位或者读操作，FIFO认为是空；
如果原因是写操作，那么FIFO认为是满。
现在，假设我们开始一系列的读操作，每次读操作都将增加读指针的值，
直到读指针的位置等于array_size-1。在该点，从这个位置读出的FIFO输
出总线上的数据是有效的。随后的逻辑读取这些数据并提供一个读信号
（在一个时钟周期内有效）。这将导致读指针再次等于写指针
（在两个指针走完存储器一圈后）。然而，由于这次相等是由于
一个读操作，将会输出空标志。
因此，我们将得到如下的空标志：写操作无条件的清除空标志。
Read pointer=(array_size-1) ，读操作置空标志。
以及如下的满标志：读操作无条件的清除满标志，
Write pointer= (array_size-1)，写操作置满标志。
然而，这是一个特殊的例子，由于一般情况下，读操作在FIFO不是空的情
况下就开始了（读操作逻辑不需要等待FIFO变满），因此这些条件不得不修改来存储读指针和写指针的每一个值。

有这样一个想法，那就是我们可以将存储器组织成一个环形列表。
因此，如果写指针与读指针差值大于1或更多，就进行读操作，
FIFO为空，这种工作方式对于用无符号（n-bit）结构来描述的
临界状态非常适合。同样的，如果读指针与写指针的差值大于1，
就进行写操作，直到FIFO为满。
这将带来如下的条件：
写操作无条件的清除空标志。
write_pointer=(read_pointer+1)，读操作置空。
读操作无条件的清除满标志，
read_pointer= (write_pointer+1)，写操作置满。
注意，读操作和写操作同时都在使其指针增加，
但不改变空标志和满标志的状态。在空或满的临界状态同时读操作和写操作都是不允许的。
综上所述，我们现在能够定义FIFO的status模块，
这里提供了用VHDL编写的代码，由于是同步的，很容易转换成Verilog HDL代码。

library IEEE, STD;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity status is
port (reset : in std_logic;
clk : in std_logic;
fifo_wr : in std_logic;
fifo_rd : in std_logic;
valid_rd : out std_logic;
valid_wr : out std_logic;
rd_ptr : out std_logic_vector(4 downto 0);
wr_ptr : out std_logic_vector(4 downto 0);
empty : out std_logic;
full : out std_logic
);
end status;
architecture status_A of status is
signal rd_ptr_s : std_logic_vector(4 downto 0);
signal wr_ptr_s : std_logic_vector(4 downto 0);
signal valid_rd_s : std_logic;
signal valid_wr_s : std_logic;
begin
empty_P : process(clk, reset)
begin
if (reset = '1') then
empty <= '1';
elsif (clk'event and clk = '1') then
if (fifo_wr = '1' and fifo_rd = '1') then
-- do nothing
null;
elsif (fifo_wr = '1') then
-- write unconditionally clears empty
empty <= '0';
elsif (fifo_rd = '1' and (wr_ptr_s = rd_ptr_s + '1')) then
-- set empty
empty <= '1';
end if;
end if;
end process;
full_P : process(clk, reset)
begin
if (reset = '1') then
full <= '0';
elsif (clk'event and clk = '1') then
if (fifo_rd = '1' and fifo_wr = '1') then
-- do nothing
null;
elsif (fifo_rd = '1') then
-- read unconditionally clears full
full <= '0';
elsif (fifo_wr = '1' and (rd_ptr_s = wr_ptr_s + '1')) then
-- set full
full <= '1';
end if;
end if;
end process;
valid_rd_s <= '1' when (empty = '0' and fifo_rd = '1');
valid_wr_s <= '1' when (full = '0' and fifo_wr = '1');
wr_ptr_s_P : process(clk, reset)
begin
if (reset = '1') then
wr_ptr_s_P <= (others => '0');
elsif (clk'event and clk = '1') then
if (valid_wr_s = '1') then
wr_ptr_s <= wr_ptr_s + '1';
end if;
end if;
end process;
rd_ptr_s_P : process(clk, reset)
begin
if (reset = '1') then
rd_ptr_s_P <= (others => '0');
elsif (clk'event and clk = '1') then
if (valid_rd_s = '1') then
rd_ptr_s <= rd_ptr_s + '1';
end if;
end if;
end process;
rd_ptr <= rd_ptr_s;
wr_ptr <= wr_ptr_s;
end status_A;

原创声明：此内容为AET网站原创，未经授权禁止转载。

相关内容