抑制DDS技术中相位舍位误差的新方法
2009-06-29
作者：刘 娟
摘 要： 描述了传统DDS的工作原理，提出了一种消除DDS技术中相位舍位误差的新结构，并对新结构作了理论描述。
关键词： 直接数字频率合成；输出杂散；相位舍位
虽然直接数字频率合成技术（DDS技术，或DDFS技术）具有频率转换时间短、频率分辨率极高、输出频率带宽相对较宽、输出波形相位连续、输出波形具有灵活性等优点，但其局限性也不容忽视，如输出频带范围有限、输出杂散比较大，所以研究降低杂散已成为DDS技术的热点之一。Nicholas在1987年对杂散进行了分析[1]，给出了计算杂散的算法，并在此基础上提出了优化结构的途径[2]。1993年，V.F.Kroupa利用对相位误差的级数表示[3]，对输出杂散进行了分析，提出了一种确定杂散的方法。参考文献[4]、[5]、[6]各自提出了抗杂散结构并作了分析描述。本文在分析相位舍位所引起杂散的基础上提出了一种抑制杂散的新结构，并用计算机模拟得到了仿真结果。
1 传统DDS技术的工作原理及相位舍位杂散分析
传统直接数字频率合成技术的工作原理框图如图1所示。
DDS的工作原理是基于相位与幅度的对应关系，在每个时钟周期（频率为fC）通过频率控制字K与相位累加器的累加得到相位值(取相位累加器的高A位)，然后相位值对ROM进行寻址输出对应的幅度序列，实现相幅转换，幅度序列通过数模转换得到不平滑的波形，通过低通滤波平滑后得到正弦波输出，输出频率
，最小频率分辨率为
，因此DDS的关键部分就是相幅转换部分。
为了获得大的频率分辨率，通常将N取得很大，但ROM的容量却是有限的，所以相位累加器的输出不能全部用来寻址ROM，必须舍去一部分。设N为DDS相位累加器的输出位数，A为DDS相位累加器输出的高位，用来寻址正弦相位的幅度表，B为舍去的位数，则有A+B=N。相位舍位产生的误差信号为：ep(n)=nKmod2B。也可以写成：
式中，[x]表示对x取整运算，由式(1)可知，ep(n)是周期性锯齿序列，它可以看作是以频率fC对一个幅度为2B、周期为
的锯齿波的采样，由信号处理的知识对ep(n)作傅里叶变换[7]可以看出，相位舍位杂散主要分布在主频周围，不利于滤波处理。
针对相位舍位所引起的杂散，主要的抑制方法有：尽量减少相位舍位、加大ROM表的位数、对ROM表的存储数据进行压缩等，这些方法都在一定程度上改善了杂散。
2 提出的新结构
前面提到的加大ROM表的位数、对ROM表的存储数据进行压缩等方法都等效于增加寻址位数以降低舍位杂散。本文也是基于此思想，提出了一种降低相位舍位杂散的新结构。
与传统DDS技术工作原理相比较，本文所提出的新结构采用多个片选波形ROM来分别存储传统框图中ROM所需要存储的幅度值，这样就相当于增加ROM的容量，使舍位数B减少，因而降低了舍位杂散。
以N＝5，K＝1为例，其实现如图2所示。
N位相位累加器由加法器和D触发器级联而成，A1～A5输入频率控制字K，在参考频率时钟脉冲fC的作用下对输入频率数据进行周期性的相位累加得到相位值，通过寻址片选ROM得到幅度值，经D/A转换得到模拟正弦波形。
因为相位累加器的位数N＝5，共有32个相位值，需要32个幅度值与之对应，但实际上，通常只在ROM中存储第一象限0～π/2之间的数据，利用正弦波以π奇对称，以π/2和3π/2偶对称的特点，来得到其他象限的幅度值。在图1中，ROM需要存储8个数据，而在图2的结构中，采用了2个片选ROM，则这2个ROM只需要分别存储0～π/4和π/4～π/2之间的4个数据即可，在0～π/2间等间隔8点采样得到的数值分别存入2个ROM中，具体实现如下所述。
因为2个ROM中存储的都是第一象限的值，所以需要对象限进行补偿，相位累加器中的D触发器输出的最高2位A和B用于表示正弦波波形的4个象限，A＝0表示在第1、2象限，正弦波幅度值为正；A＝1表示在3、4象限。B=0表示在1、3象限，相位累加器输出的地址不变，相当于直接送到ROM进行寻址；B＝1表示在2、4象限，相位累加器输出的地址被反相后寻址ROM。C与B“异或”后作为ROM的片选信号，而后2位D和E与C“异或”后作为ROM的地址，从ROM中读出的幅度值与A“异或”后，再与反相后的A码一起形成偏移二进制数字形式，送到D/A转换器转换成模拟信号，再经过低通滤波器平滑后输出正弦波信号。
可以得到一个周期内相位累加器的输出地址与ROM读出数值关系即相位码和幅度码之间的对应关系图，如图3所示。
本文提出的结构与传统DDS技术的实现结构相比有如下优点：如果图1、图2两种结构中所采用的ROM的容量相同，则当N很大时（如32，48），相对于传统结构中只能用高A位寻址ROM，图2结构中由于采用2个ROM，所以总容量就是图1中的2倍，寻址ROM时就相当于多了1位寻址位，即舍位数B减少了1，使得相位舍位误差信号ep(n)=nKmod2B减小；图2结构具有可扩展性：在图2的基础上可以再增加2n(n=0，1，2，…)个片选ROM，就可以再减少n个舍位数，使ep(n)进一步减小，改善输出波形。
3 仿真结果
在不考虑幅度量化误差以及DAC转换误差，即只有相位舍位误差的条件下，以图1的结构进行计算机模拟，当N＝10、K=3、B＝4时，得到输出波形的频谱图如图4所示。
如果采用图2的结构，根据前面所述，则相当于N=10、K=3、B=3，用计算机模拟得到输出波形的频谱图如图5所示。
比较图4和图5可以看出：图5的频谱纯度明显比图4的高，而且杂散幅度也有所降低，这说明所提出的新结构确实可以改善输出波形的频谱，提高输出波形的质量。
本文对传统DDS的相位误差进行了一定分析，在其基础上对传统结构作了改进使相位舍位误差减小，给出了具体的实现过程。虽然每增加2个片选ROM就可以减少1位舍位数，但是电路结构会相对比较复杂，如果增加太多将不易实现。相信随着科学技术的不断发展，DDS技术会越来越完善，其相位舍位问题也将会得到更好地解决。
参考文献
[1] NICHOLAS H T，SAMUELI H，KIM B.An Analysis of the output spectrum of direct digital frequency synthesizer in the presence of phase accumulator truncation[A].Proceedings of 41st Annual Frequency Control Symposium[C]，1987：495-502.
[2] NICHOLAS H T，SAMUELI A H，KIM B.The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects[A].IEEE Proc.42th AFCS[C]，1988：357-363.
[3] KROUPA V F.Discrete spurious signal and background noise in direct digital frequency synthesizers[J].IEEE International Frequency Control Symposium，1993：242-250.
[4] 赵军军.一种新型的DDS 抗杂散结构及其硬件实现[J].电测与仪表，2004，41(464)：10－12.
[5] 李琳，王松，张尔扬.一种有效的DDS低杂散设计方法[J].通信学报，2000，21(10)：81-85.
[6] 刘晓明，谢明钦，黄智勇.一种能有效减小DDS杂散的设计方法[J].现代雷达，2004，26(3)：61-67.
[7] 高玉良.现代频率合成与控制技术[M].北京：航空工业出版社，2002.