9月20日，Altera公司资深副总裁兼首席技术官博思卓(Misha Burich)博士继今年5月后又一次来到中国，公开了Altera在下一代20 nm产品中规划的几项关键创新技术：40 Gb/s芯片至芯片及28 Gb/s背板收发器；具有混合系统架构接口的3D异构IC；下一代精度可调DSP模块。Altera将在不突破客户功耗瓶颈的情况下尽可能提高产品性能。

Altera公司资深副总裁兼首席技术官博思卓(Misha Burich)博士
形象地讲解Altera的3D技术

收发器创新
    在收发器领域，Altera一直占据优势。
    在28 nm FPGA中，Altera收发器技术主要遵循CEI-10G标准， FPGA提供的背板速度和芯片到芯片互联的速度是28 Gb/s，存储器支持DDR3。在20 nm FPGA中，Altera将遵循CEI-25G背板规范，采用自适应、预加重等专门的电路做补偿，将背板收发器能力扩展到28 Gb/s；芯片到芯片、芯片到光模块将遵循CEI-40G、CEI-56G规范，互联能力会提高到40 Gb/s；提供DDR4，以及HMC混合立体存储器接口的规范。
下一代精度可调DSP
    Altera的可变精度DSP模块支持IEEE754浮点运算的标准。相对于目前的28 nm器件，DSP性能提高到5倍，达到5 TFlops的浮点运算能力，相当于1 GHz的能力。浮点处理能力主要应用在无线系统、雷达、广播等领域。
3D异构IC
    这是笔者最关心的一个创新点。因为Altera的竞争对手Xilinx在28 nm高端FPGA中已经采用了2.5D技术，Xilinx把4个FPGA Slice并排在一起，提高FPGA的密度。
    Altera在20 nm产品中将FPGA、光模块、HardCopy ASIC、第三方ASIC、存储器和光模块的不同硅片放在同一硅衬底上，实现多种功能的组合。集成度提高了10倍，降低了系统功耗，减小了电路板面积，降低了系统成本，客户可根据需要定制。
    很明显，两家都是采用业内所称的2.5D技术，但策略完全不同。

    其实，硅片融合技术，Altera已经延用了很多年。在130 nm工艺时，Altera嵌入了内存以及DSP模块；在2004年，90 nm FPGA嵌入了硬的收发器，速度是3 Gb/s；在2006年，65 nm FPGA嵌入了硬的内存控制器和硬的电源控制模块；在2008年，40 nm FPGA嵌入与协议相关的硬IP，如硬的PCIe；在28 nm FPGA嵌入了硬的处理器，同时有可变精度的DSP模块。
    Misha博士透露，在28 nm高端FPGA中， FPGA内核只占硅片面积的40%，60%的硅片面积主要用于DSP模块、存储器、收发器等硬的功能模块。在20 nm FPGA中，Altera将延续这种的技术，实现混合系统架构的IC。
    对于Xilinx采用的2.5D技术，Misha博士也做了评价。将4个小的FPGA Slice放到同一个硅衬底上，得到更大密度的FPGA，目的是为了提高产品的良率。这种方式在可生产性方面、成本方面是一个很大的挑战。一块FPGA卖上万美金，这不是量产的价格。
    对于如何提高产品的良率，Altera早在8年前就使用了冗余设计技术，冗余单元大概占硅片的5%，可以极大地提高芯片的良率。这对大密度的芯片特别有效。
    Misha博士对Altera提供的HardCopy ASIC技术十分自豪，他认为HardCopy ASIC可以让客户降低成本。客户可以先以FPGA发货，测试市场；最终把FPGA设计固化，用HardCopy ASIC发货，这样可以做到成本最低。Misha博士认为这是做3D堆叠的最大好处。
    Misha博士最后对合作多年的TSMC表示感谢，认为TSMC的20 nm工艺创新是Altera创新的基础。在Altera下一代产品中，收发器创新可以提高两倍的带宽；新一代的浮点可变精度的DSP模块可以提供5倍的数字信号处理能力；3D封装技术可以提供10倍的系统集成能力，并且使整体功耗降低60%。