测井数据传输作为测井系统的一个重要组成部分，其传输速度直接影响测井仪器和装备的发展。 随着测井新理论和新方法的不断出现，要求实时上传的数据量越来越大。如何提高测井数传的速度已成为测井仪器装备研制开发的关键问题之一。

    根据测井电缆的传输特性，将OFDM技术应用到测井电缆数传系统中将有望大幅提高测井电缆数据传输的速度[1]。OFDM的主要思想是在频域内将给定信道分成许多正交子信道，各子载波并行传输，以提高频谱利用率，从而在有限带宽上，提高数据传输的速度。因此，OFDM技术被视为解决测井数传问题的有效方案。
　　经实测，实际馈送到电缆上的信号功率是很小的。所以要提高信号传输速率，则需要提高发送信号功率。然而，OFDM信号峰平比较大，如果直接采用线性放大器，发送功率提升有限，而且容易造成信号失真。根据系统特性，本文设计了一种高效的数字功率放大器，用于OFDM信号的功率放大。要求系统传输的信噪比达到72 dB以上即可。
1  数字功率放大器的结构与设计
    数字功率放大器是基于内插滤波器的Sigma_Delta调制器,通过过采样、量化噪声整型(Quantization-Noise-Shaping)和粗糙量化(Coarse-Quantization),能实现消除OFDM信号高峰平比特性和高精度低速率的数据向低精度高速率的转换。
    首先高比特的PCM(脉码调制)数据经过过采样滤波器进行滤波。过采样滤波器是低通滤波器, 其作用是把取样数据变为过采样数据, 使得采样率远大于临界取样速率, 同时滤去内插产生的镜像频谱和有用信号带宽以外的高频噪声。而后经过Sigma_Delta调制器, 实现量化噪声整型和粗糙量化, 调制器输出高频的数码流, 其中“1”、“0”的密度与输入信号的幅度相关，即PWM(脉冲宽度调制)。经过D类放大器把调制后的PWM信号输出，利用低通滤波器把高频噪声滤除，得到高信噪比输出信号。
    数字功率放大器的总体结构如图1所示。

1.1 内插滤波器的设计
    内插滤波器采用级联的形式实现，其中包括半带滤波器、FIR滤波器、CIC滤波器。半带滤波器是一种特殊类型的FIR滤波器，有一半的系数为0，因此实现结构比普通FIR滤波器简单，但其仅适合实现2倍内插，因此半带滤波器通常被用做内插器的第一级。在经过第一级的半带滤波器进行2倍内插之后，使用低阶的FIR滤波器进行第二级内插。而CIC滤波器实现结构适合高倍内插，但由于其通带内幅频响应不平坦，因此通常作为内插器的最后一级使用。
    128倍内插滤波系统结构如图2所示。

    二阶Sigma-Delta调制器由两个积分器、一个量化器和一个DAC构成反馈系统。其中两个积分器输入处的增益因子用来保证积分器不饱和。它的传递函数如下式所示：
    Y(z)=STF(z)*X(z)+NTF(z)*E(z)
    STF(z)=Z-1；NTF(z)=(1-Z-1)2
其中，STF(z)和NTF(z)分别表示调制器的信号传输函数和噪声传输函数。从系统传输函数可以看出，调制器对信号只是进行了延时,对噪声则是进行了高通滤波，因此大部分噪声将被整形到高频部分，从而大大减少了信号频带内的噪声，显著提高了基带信噪比。

　如果Sigma_Delta调制器的阶数超过两阶,则存在稳定性问题。因此本系统选取两阶Sigma_Delta调制器。过采样倍数为128倍，理论上可以达到94 dB的信噪比，但实际由于定点运算精度有限，以及模拟电路的参数误差，会有较大的信噪比损失。
2 仿真与结果
2.1 Simulink仿真原理框图
    图4为未经过处理的定点系统仿真原理框图，实现了数字D类放大器的仿真设计,包括内插器滤波器、Sigma_Delta调制器、模拟滤波器和D类放大器。其中信源是两组伪随机的OFMD信号序列,信宿模块在接受滤波器以后，先采样基带的625 kHz信号，以通过与第一组信号的同步来确定边界，再进行FFT和解调信号的处理。由于之前的内插滤波器会使信号产生失真，在第二组伪随机序列中先做均衡处理后,再计算输入输出的信噪比。
    将Simulink中的信号源设为输出信号,Matlab程序设计内插滤波器和Sigma_Delta调制器，经过饱和加运算和四舍五入取整运算，将浮点系数转为定点系数，可以得到更高的信噪比。图5为信号的频谱输出。
2.2 仿真结果及分析
    由图4输出的SNR结果输出显示，Simulink未经处理的定点系统仿真已达到75 dB的信噪比。经过饱和加法运算和四舍五入的定点数据取整运算,数字放大器调制处理后输出信号的信噪比能达到78 dB，相当于13 bit的ADC性能，因此达到设计要求。
    由图5的信号功率谱可以看出，量化噪声功率谱被推到高频端，因此只需要采用一个低通滤波器即可恢复低频部分的有用信号。模拟滤波器可以采用巴特沃斯滤波器，其通带截止频率为312.5 kHz，而阻带截止频率为800 kHz，阻带抑制应大于80 dB。
3 硬件实现
3.1 硬件实现原理与结构
    FPGA的设计采用自顶向下的设计流程。利用每一

     信号源为DSP内部产生的OFDM信号，通过DSP的MCBSP接口与FPGA进行通信，其中帧同步信号和时钟信号由FPGA提供。其Mcbsp的接口结构图，如图7所示。

    由于DA算法具有硬件资源占用少、结构紧凑、工作频率高等突出优点，所以半带内插滤波器和FIR内插滤波器均采用了该算法的结构。结构图如图8所示。

    CIC内插滤波器结构简单，使用的资源少,采用了内插64倍的结构，能够更好地节省硬件资源。CIC内插滤波器的结构图如图9所示。
    Sigma_Delta调制器的实现结构图如图3所示，采用2阶单环结构，具有良好的稳定性。
3.2 FPGA综合实现结果
　 硬件的FPGA实现是由Actel的低功耗Proasic3系列芯片A3P250VQ100完成内插滤波器和Sigma_Delta调制器部分。此芯片即使在高温高压等恶劣环境下也很高的稳定性。
    通过Modelsim 6.5软件的时序仿真，得到的结果与Matlab实现结果相同，没有造成其他额外的损失。在Synplify Pro AE综合，最终用到90%的芯片资源。FPGA的输出信号接D类放大器。D类放大器采用桥式差分驱动结构。由于其功率管都工作于开关状态, 输出的PWM信号为1、0信号，其理想的效率可以达到100%(对于AB类放大器, 其理想的效率只能达到78.5%)[5]。
    本文介绍了数字功率放大器的一种实现方式。通过过采样、内插、Sigma_Delta调制，降低低速率输入信号的精度,使重新量化的信号转换成脉冲宽度不同的高速率PWM信号,用来驱动输出端的开关MOSFET,通过低通滤波器重建输入高精度的数字信号。这种实现功率放大的方式由于只在输出端产生模拟信号,抗干扰能力强,能够极大地提高电源的使用效率。
参考文献
[1] 姚远，余厚全，魏为.基于DMT技术的测井数传系统设计与仿真[J]. 测井技术，2008，32(1)：69-72.
[2] HEIN S, ZAKHOR A. On the stability of sigma delta modulators[J]. IEEE Transactions on Signal
Processing, 1993,41(7):2322-2348.
[3] 袁俊.16位音频sigma-delta A/D转换器关键设计技术研究[D].西安：西安电子科技大学，2008.
[4] 薛静.基于Sigma-delta调制技术的16位音频ADC的设
     计和实现研究[D].西安：西安电子科技大学，2008.
[5] VAHID M, TOUSI F, SAHANDI M, et al. A 3.3 V/1 W
     Class D Audio Power Amplifier with 103 dB DR and 90%
     Efficiency[C]. Proceedings of Microelectronics,MIEL 2002.
     23rd International Conference on. IEEE Press, 2002(2):
    581-584.