ADA4817FastFET™运算放大器实现了１GHz的带宽 , 输入噪声低至4-nV/√Hz , 从而使其成为同类器件中速度最快且噪声最低的放大器。ADA4817单位增益稳定，其高频极点增加了增益带宽积（从高增益时的410MHz到单位增益时的1GHz），不过此极点同时也减小了相位裕度，引起了频率响应中不期望的尖峰以及阶跃响应中的振铃。在此放大器的同相输入端加入一个RLC分立器件组成的陷波器，在保证高带宽和高输入阻抗的同时，可大大减小尖峰和过冲，提高增益平坦度。

        RLC陷波器如图1所示，它利用了放大器的输入特性，产生了所期望的结果。陷波器由串联的LC与电阻R并联而构成，成功地补偿了由放大器和寄生电容所引起的尖峰。采用此陷波器后，3dB带宽达到1GHz，0.1dB增益平坦度高达250MHz，而单位增益时的尖峰小于1dB。

图1：RLC陷波器

        其中，电阻、电容和电感的选取是非常关键的。ADA4817的输入阻抗等效于一个接地的1.4pF电容器。图2所示为包含放大器等效输入阻抗的RLC电路。接下来将对此电路进行深入分析，以得出传递函数 

图2：陷波器和放大器输入阻抗

        式中：C1为放大器输入阻抗，且ω = 2πf。图3为方程式2中C1=1.4 pF时的幅频响应。其中，L和C的值决定传递函数穿越0dB的位置，而R值则决定着陷波器凹槽的深度。

图3：几种不同RLC的陷波器

        为了补偿放大器的尖峰，增加放大器和滤波器特定的频率响应，需要通过调整R、L和C的值来获得最平坦的频率响应，这可以通过Excel或者最常见的仿真软件来实现。可以形成凹槽来减小尖峰，增加平坦度，并减小过冲。图4为总体电路设计，其中陷波器连接到同相输入端。

图4：带陷波器的总体电路

        对于FET输入型的ADA4817而言，最重要的特性也许就是超低的输入偏置电流，加入陷波器后能够继续保持这一特性，同时还维持放大器的低失真和低噪声性能。图5所示为ADA4817带有陷波器和不带陷波器两种情况下频率响应的比较。结果显示，带宽不变，而平坦度提高，尖峰变小。

图5：带有和不带RLC陷波器两种情况的频率响应比较

        图6给出了ADA4817在带有和不带RLC陷波器两种情况下的阶跃响应。在实现其他类型的FET输入放大器的频率响应时也可以采用与此相同的设计。该设计保持了FET输入的高输入阻抗，但在这一指标不是一项需求时，可以将RLC陷波器跨接到放大器与地之间。

图6：带有和不带RLC陷波器两种情况下的脉冲响应

结论
        在ADA4817的FET输入运算放大器之前加入一个由分立器件构成的RLC陷波器可以大大地改善其性能。利用这种新奇而又简单的技术可减小尖峰，提高增益平坦度，还可减小过冲，所有这些好处都是在保持原有1GHz带宽（-3dB）不变的条件下获得的。这个鲁棒且简单的解决方案虽然增加了3个新元件，但在平坦的频率响应、低过冲以及性能更为重要时，这些新元件所增加的成本是值得的。