《电子技术应用》
您所在的位置:首页 > 可编程逻辑 > 新品快递 > Synopsys全新超低功耗非挥发性存储器IP在将功耗降低90%的同时面积缩小一半

Synopsys全新超低功耗非挥发性存储器IP在将功耗降低90%的同时面积缩小一半

DesignWare多次可编程NVM IP降低了无线和RFID / NFC标签应用的系统成本
2013-12-03

亮点:

·        Synopsys DesignWare® AEON多次可编程(MTP)超低功耗(ULP)非挥发性存储器(NVM)知识产权(IP)已专为功耗和面积敏感的无线应用和RFID/NFC标签而进行了优化

·        与上一代产品相比,单比特读取功能和低至0.9V的读取操作将功耗降低了90%

·        通过复用片上现有的模拟模块,面积比以前的Synopsys NVM IP缩小了50%,从而降低了总系统成本

·        支持高达10万次的擦写次数,使RFID 和NFC标签可被多次重复使用

·        快速擦写模式使制造厂的擦写时间降低多达70%

    为加速芯片和电子系统创新而提供软件、知识产权(IP)及服务的全球性领先供应商新思科技公司(Synopsys,Inc.,纳斯达克股票市场代码:SNPS)日前宣布:其专为功耗和面积要求严格的无线应用和RFID/NFC集成电路而进行了优化的DesignWare® AEON®多次可编程(MTP)超低功耗(ULP)非易失性存储器(NVM)IP开始供货。与上一代产品相比,通过提供一种单比特位读取功能、低至0.9V的读取操作以及擦写操作中低于10uA的峰值电流DesignWare AEON MTP ULP NVM IP将功耗降低了90%。降低功耗在移动系统中意味著延长电池的寿命,提高RFID/NFC标签的灵敏度,并允许更小的天线从而减小了标签的尺寸。

     “Synopsys的ULP NVM IP降低了功耗并且缩小了面积,使我们能够去巩固我们在UHF RFID标签集成电路(IC)市场上作为一家一站式解决方案供应商的强大地位,”Chipus的首席执行官Murilo Pessatti说道:“作为一家在快速演进的RFID市场中竞争的模拟IP公司,我们需要值得信赖的IP合作伙伴,而Synopsys拥有我们可以信赖的IP质量和支持。基于我们以往利用Synopsys NVM IP所取得的成功,我们坚信Synopsys的ULP NVM IP将支持我们去创造具有竞争力的产品,以满足我们客户在功耗和面积方面的需求。”

   “通过在我们量产的180纳米CMOS工艺节点上提供ULP NVM IP,将使我们的客户能够降低其总系统的成本,同时满足RFID和NFC标签的超低功耗的需求。”SilTerra的高级副总裁Yit Loong Lai说道:“DesignWare NVM IP与我们的工艺技术高度匹配,将容量、速度和耐用性能完美融合,必将推动未来物联网相关应用。”

    DesignWare AEON MTP ULP NVM IP提供了单比特读取功能,为设计师在设置功耗/时序的权衡点时提供了更大的灵活性,这种权衡点取决于峰值电流和读取时间要求。为了降低工厂擦写测试的成本,该IP包含了一种快速擦写模式,它比上一代产品的擦写时间缩短了70%。由于支持高达10万次的擦写次数,采用DesignWare AEON MTP ULP NVM IP的RFID和NFC的设计师可对其产品针对反复使用而进行多次重复擦写充满信心。另外,该IP集成了关键的高电压产生和分布电路,以简化集成并降低系统成本和面积。

    “为了达到其系统功耗和成本的目标,处于充满竞争的无线和RFID/NFC标签市场中的设计师需要为其集成电路选择功耗最低和面积最小的NVM IP,”Synopsys IP和系统营销副总裁John Koeter说道:“Synopsys DesignWare NVM IP拥有业界最多样化的CMOS MTP IP组合,并已经成功地在40多种工艺节点上实现了超过30亿颗的芯片出货量。借助全新的DesignWare AEON MTP ULP NVM IP,Synopsys基于其多年处于领先的NVM技术,提供经过验证的、可降低集成风险同时加速产品上市时间的IP。”

供货

    180纳米工艺节点的DesignWare AEON MTP ULP NVM IP已经开始供货。

关于DesignWare IP

    Synopsys是一家为各种SoC设计提供高质量和硅验证过IP解决方案的领先供应商,其丰富的DesignWare IP产品系列包括完整的接口IP解决方案,如广为应用的协议控制器、物理层IP(PHY)和验证IP,模拟IP,各种嵌入式存储器,逻辑库,处理器内核和子系统。为了支持软件开发及IP的软硬件集成,Synopsys还为其多种IP产品提供驱动器、事务级模型和原型。Synopsys的HAPS®基于FPGA的原型解决方案支持在系统环境中验证IP和SoC。Synopsys的Virtualizer虚拟原型工具箱使开发人员能够比传统方法提早很久就开始为IP或者整个SoC开发软件。凭借其健全的IP开发方法学,以及在质量、IP原型、软件开发及综合性技术支持的大力投入,Synopsys帮助设计师能够加快产品的上市并减小集成风险。如需更多有关DesignWare IP的信息,请访问:  http://www.synopsys.com/designware

本站内容除特别声明的原创文章之外,转载内容只为传递更多信息,并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话通知我们,以便迅速采取适当措施,避免给双方造成不必要的经济损失。联系电话:010-82306118;邮箱:aet@chinaaet.com。