0 引言

    高精度时间测量技术在空间探索、高能物理、遥感遥测以及流量、距离、温度、厚度等测量领域都有极其重要的作用。通过集成电路实现高精度时间测量的方法有多种，此类电路比较常用的名称是时间数字转换器（Time-to-Digital Converter，TDC）^[1-3]。TDC电路有不同的原理和实现方法，目前常用的方法包括抽头延迟线法、游标法和电容充放电法等。首先对TDC电路的原理和实现技术进行说明，在此基础上介绍了一种基于环形振荡器（环振）的TDC芯片设计。

1 高精度时间测量的原理

    通过集成电路实现高精度时间测量的常用原理与方法包括以下几种。

1.1 直接计数法

    最简单的TDC电路就是通过时钟信号对要计量的时间范围进行计数，根据计数值来计算时间值，这种方法就是直接计数法，其时间测量的分辨率是由用于计数的时钟信号周期决定的。由于超高频率时钟信号的生成与传输都比较困难，所以通过这种方法通常只能达到纳秒数量级的测量分辨率。这使得它无法用于高精度时间测量的应用场合。但这种方法可以与其他测量技术相结合，用于增加测量的量程。

1.2 基于抽头延迟线法的时间测量

    抽头延迟线法的原理是让被测量时间段的开始信号Start通过延迟线进行传输，使用延迟线上的抽头信号探测它在被测量时间段内在延迟线中传递到的位置，从而得到时间测量的结果。在这种测量方法中，相邻抽头之间的信号延迟时间就是测量的分辨率。在通过集成电路实现时，通常使用的延迟单元是反相器或缓冲器，在目前常用的工艺条件下这些单元的延迟时间大约在10¹~10² ps量级，对于大多数测量来说，这样的分辨率已经可以满足要求了。

    抽头延迟线法时间测量电路的基本原理如图1所示。其中被测时间段的开始信号是Start，停止信号是Stop，在抽头处使用Stop信号对经过延迟线传输的Start信号进行采样，根据采样结果Q₀~Q_n（温度计型编码）和每个单元的延迟时间τ可以计算出被测时间段的长度。抽头延迟线法的量程由延迟线的长度(延迟单元的数量)和单位延迟时间τ决定，它的分辨率就是单位延迟时间τ。为了能使用较少的硬件资源达到较大的量程，在实际设计中抽头延迟线通常会构造成环形振荡器(环振)的形式^[4]。

1.3 基于游标法的时间测量

    为了获得更高的测量分辨率，可以采用类似游标卡尺的方法^[5-6]。它使用两条延迟线，每条延迟线中各个单元的延迟时间分别为τ₁和τ₂(τ₁>τ₂)，τ₁和τ₂之间有固定的延迟差，通过这两条延迟线分别对开始信号Start与结束信号Stop进行传递(慢速延迟线传递Start信号，快速延迟线传递Stop信号)，测量时要检测传递过程中Stop信号在什么时候赶上Start信号，通过这个相遇点的位置即可得到Start与Stop之间的时间差。这种测量方法的分辨率是两条延迟线的单位延迟时间差，即(τ₁～τ₂)。其量程由延迟单元数量和(τ₁～τ₂)共同决定。对经过延迟的Start与Stop信号的相遇时间判断可以通过触发器采样实现，也可以采用专门的信号重合检测电路实现^[7]。为了保证用于测量的两条延迟线中的电路单元有稳定的延迟，常通过PLL或DLL来实现^[8-9]。

1.4 基于模拟电路的时间测量

    基于模拟电路的TDC实现方式包括电容充电法和时间放大法等。电容充电法^[10]是利用一个电流源在被测量时间段内对一个电容充电，之后的处理方法又分成两种：一种是利用另一个电流源对电容进行放电，但是放电电流比充电电流小很多。充电电流I_charge和放电电流I_discharge的比值决定了充电时间与放电时间的比值，通过这种方法实现对被测时间段的放大。另一种方法是在被测时间段内完成电容充电后，直接使用ADC对电容上的电压值进行转换^[11]，即可计算出充电的时间，其测量分辨率由充电电流源和ADC的分辨率决定。

    时间放大法是通过时间间隔放大电路把一个微小的时间间隔信号放大成比较容易测量的时间段，从而可以提高测量的分辨率，实现精确时间测量^[12-13]。

    以上几种不同的实现原理中，基于模拟电路的设计会随着加工工艺而变化，工艺移植难度比较大。基于差分延迟线的设计要求对两条延迟线的线性度和稳定性都有很好的控制，否则很容易使测量结果出现误差。单一抽头延迟线方式具有结构简单、工艺移植性好、线性度较好的优势，采用环振结构可以缩短延迟线的长度，减少芯片面积，同时有利于提高线性度。因此，在分析比较不同时间测量原理的基础上，本文的TDC芯片设计选择了基于抽头延迟线的技术，其中的抽头延迟线通过收尾相接构成环振。这个TDC芯片的设计在下一节中讨论。

2 TDC芯片设计

    针对流量、距离等方面的测量应用，典型情况下分辨率达到90 ps可以满足大部分情况的需求。在这些应用背景下，设计了一种TDC芯片，其中的核心测量部分采用环振实现的抽头延迟线结构。

2.1 核心测量部分

    环振所采用的单元决定了延迟线的单位延迟τ，这也是测量的分辨率。在集成电路设计中，最简单的逻辑单元是反相器，本设计中也采用反相器作为延迟元件。同时，环振将产生一个时钟信号Ring_Clk作为精计数器的时钟，用于对环振的振荡次数进行计数，这个精计数器得到的结果和对环振中各个反相器输出采样得到的结果共同构成实际的测量值。为了测量多个通道设计了两组采样电路，也就是说一个开始信号Start可以对应两个不同的停止信号(Stop1和Stop2)，并且每个通道中的停止信号可以进行多次采样。根据环振采样和精计数器的结果就可以计算被测量的时间值为：

其中，Cnt_fine是由Ring_Clk控制的精计数器值，n为环振级数，m是用Stop1/Stop2信号对环振中传递信号的采样结果(温度计码)转换成的数值，τ是环振单元的延迟时间。由式(1)可知，环振的测量范围（量程）是由环振级数和环振时钟信号驱动的精计数器位数确定的，它的最小测量分辨率就是延迟单元的延迟时间τ。

    环振的设计对测量精度和性能有很大的影响。设计中首先要保证环振单元和采样电路的均匀一致，以减少测量结果非线性的出现，因此这部分的版图采用了定制设计方法。其次，环振延迟单元中晶体管的大小选择也很重要，如果太小，会使得测量分辨率较低；如果太大，会使环振功耗增加很多，而测量分辨率的提高不明显，因此延迟单元的设计是考虑多种因素并进行折中的结果。通过分析比较和SPICE仿真，最终确定的环振单元晶体管尺寸为：

    PMOS管： W_p=2.18 μm，L_p=0.18 μm

　　NMOS管： W_n=0.84 μm，L_n=0.18 μm

按这样的尺寸其延迟时间在25 ℃典型情况下的后仿真结果是51.29 ps。

    在TDC电路测量过程中，由于环振部分工作在很高频率下，又是在外部异步信号控制下进行采样，因此需要特别考虑采样过程中出现的亚稳态问题。环振采样结果是温度计型编码，采样过程的亚稳态会带来结果中的气泡问题，因此在温度计型编码转换为二进制码时加入了气泡消除逻辑。精计数器结果的采样过程中也可能出现亚稳态带来的问题，为此精计数器采用了Gray码格式，以降低出错概率。同时，在电路设计中采用了多种措施以尽量避免信号出现不稳定的情况。

2.2 整体功能

    TDC芯片的各项功能是由MCU通过SPI接口进行控制的，测量的结果也由MCU通过SPI进行读取。TDC芯片的整体结构框图如图2所示。

    为了适应不同应用的需要，设计支持两种测量范围：Range1和Range2。Range1只利用环振及其产生的时钟信号Ring_Clk控制精计数器来进行测量，量程相对较小；Range2则利用环振、精计数器和由系统时钟控制的粗计数器来进行测量，量程比较大。在本芯片的设计中，Range1的量程为9 ns到2.9 μs，Range2的量程在采用4 MHz时钟控制粗计数器并且不分频时为750 ns到16 ms。各种测量模式都用到环振，整个测量结果的时间分辨率仍然是环振中延迟单元的延迟时间τ。在使用中可以根据被测时间的长短来选择相应的测量范围。

    除了Range1和Range2测量之外，该芯片还支持自校准、测温等功能。自校准是以晶振产生的时钟信号作为时间基准来进行的，通过校准可以判断TDC芯片参数随加工工艺、工作时的电压、温度等条件发生变化的情况并对结果进行修正。测温是通过测量由热敏电阻与参考电阻进行放电的时间差别来实现的，由此可以计算出温度值。这些测量过程都以时间测量部分为核心。

2.3 物理设计

    该TDC芯片的设计采用了0.18 ?滋m 1P5M 1.8 V Core/3.3 V IO CMOS工艺。为了保证芯片的性能指标，环振及其采样电路部分采用了定制版图设计方法。其他逻辑部分基于标准单元库，采用逻辑综合与布局布线设计工具完成。最终设计完成的芯片面积为：1.105 6×1.105 6 mm²。TDC芯片版图如图3所示。在整个设计过程中通过仿真验证了设计的正确性，仿真结果表明各项功能和参数指标符合设计要求。

2.4 芯片测试

    TDC芯片通过0.18 μm 1P5M CMOS工艺进行流片。完成流片加工后，采用集成电路测试机台进行了各项参数和性能指标的测试。实际测试结果表明，该TDC芯片各项功能正确，参数指标达到设计要求，在-40 ℃～+85 ℃的温度区间内可以正常工作。在I/O电压3.3 V、内核电压1.8 V条件下的一些参数实际测试结果如表1所示。其中静态功耗电流中的大部分是被所使用的Voltage Regulator IP消耗的，按照手册它的25 ℃时典型条件下静态电流约为120 μA。测试结果表明，设计实现的TDC芯片的测量分辨率满足流量、温度、距离、速度等多种测量领域的应用要求。

    由于TDC芯片的输出结果是一个测量值，外部环境和芯片的差异都会导致测量结果的变化，使用通常的集成电路测试机台进行测试时效率不高。基于这种情况开发了专门的测试电路板，如图4所示。通过这个测试板可以进行芯片功能和基本参数的测试，显著提高了测试效率。

3 总结

    本文讨论了高精度时间测量的原理和实现技术，在此基础上介绍了一种基于环振的TDC芯片设计，该芯片支持多种测量和校准功能，采用0.18 μm 1P5M CMOS工艺实现，测量分辨率达到52 ps，可以满足多种应用场合的需要。

参考文献

[1] KALISZ J.Review of methods for time interval measurements with picosecond resolution[J].Metrologia International Journal of Scientific Metrology，2004，41(1)：17-32.

[2] 张延，黄佩诚.高精度时间间隔测量技术与方法[J].天文学进展.2006，24(1)：1-15

[3] NAPOLITANO P，MOSCHITTA A，CARBONE P.A survey on time interval measurement techniques and testing methods[C].Instrumentation and Measurement Technology Conference(I2MTC).IEEE Conference Publications，2010.

[4] VOELKER M，HAUER J.A low power oscillator based TDC with in-system non-linearity correction[C].2012 IEEE International Symposium on Circuits and Systems.IEEE Conference Publications，2012.

[5] YU J，DAI F F，JAEGER R C. A 12-bit vernier ring time-to-digital converter in 0.13 μm CMOS technology[J].IEEE Journal of Solid-State Circuits，2010，45(4)：830-842.

[6] BLUTMAN K，ANGEVARE J，ZJAJO A，et al.0.1pJ freeze vernier time-to-digital converter in 65nm CMOS[C].2014 IEEE International Symposium on Circuits and Systems(ISCAS).IEEE Conference Publications，2014.

[7] ABAS M A，RUSSELL G，KINNIMENT D J.Embedded high-resolution delay measurement system using time amplification[J].IET Computers & Digital Techniques.2007，1(2)：77-86.

[8] CHEN P，ZHENG J C，CHEN C C.A monolithic vernier-based time-to-digital converter with dual PLLs for self-calibration[C].IEEE 2005 Custom Integrated Circuits Conference.IEEE Conference Publications，2005.

[9] DUDEK P，SZCZEPANSKI S，HATFIELD J V.A high-res-olution CMOS time-to-digital converter utilizing a Vernier delay line[J].IEEE Transactions on Solid-State Circuits.2000，35(2)：240-247

[10] GARG A，DUBEY P.On chip jitter measurement through a high accuracy TDC[C].9th International Symposium on Quality Electronic Design(ISQED 2008).IEEE Conference Publications，2008.

[11] XU Z，MIYAHARA M，MATSUZAWA A.Picosecond resolution time-to-digital converter using Gm-C integrator and SAR-ADC[J].IEEE Transactions on Nuclear Science.2014，61(2)：852-859.

[12] OULMANE M，ROBERTS G W.A CMOS time amplifier for femto-second resolution timing measurement[C].Proceedings of the 2004 International Symposium on  Circuits and Systems(ISCAS 2004).IEEE Conference Publications，2004.

[13] CHUNG M H，LIU W S，CHOU H P.Time amplification using closed-loop differential amplifier[C].2012 IEEE Nuclear Science Symposium and Medical Imaging Conference(NSS/MIC).IEEE Conference Publications，2012.

作者信息:

蒋安平，牛砚波，胡文瑞，胡贵才，吴晓静，刘立全，刘丽丽，何  宇

（北京微电子技术研究所，北京100076）