IC产业分为3个环节：IC设计、IC制造、IC封装，相信大家对这几个名词并不陌生，可要是谈到各个环节的具体流程，了解的人就不多了吧！那么问题来了，如何在专业人士面前显示自己“很专业”呢？请往下看……

半导体产业链一图概览

这些专业名词看着确实很复杂，不要心急，芯师爷来为大家一步步解读：

IC设计

要谈IC设计的流程，首先得搞清楚IC和IC设计的分类。

IC从用途上可以分为两大类：

通用IC：如CPU、DRAM/SRAM、接口芯片等。

专用IC（ASIC）：全称 Application Specific Integrated Circuit，ASIC是特定用途的IC。

从结构上可以分为三类：

数字IC。

模拟IC。

数模混合IC：SOC（System On Chip）将会成为IC设计的主流。

IC设计可以分为三类：

全定制（full custom）：全定制设计方法是指基于晶体管级，所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用IC或ASIC。

半定制（Semi-custom）：基于门阵列（gate-array）和标准单元（standard-cell）的半定制设计由于其成本低、周期短、芯片利用率低而适合于小批量、速度快的芯片。

基于可编程器件的IC设计：是基于PLD或FPGA器件的IC设计模式，是一种“快速原型设计”，因其易用性和可编程性受到对IC制造工艺不甚熟悉的系统集成用户的欢迎，最大的特点就是只需懂得硬件描述语言就可以使用EDA工具写入芯片功能。

IC设计采用工艺：

双极型（bipolar）：硅（Si）基半导体工艺中的双极型器件功耗大、集成度相对低，在近年随亚微米深亚微米工艺的的迅速发展，在速度上对MOS管已不具优势，因而很快被集成度高，功耗低、抗干扰能力强的MOS管所替代。

MOS：MOSFET工艺又可分为NMOS、PMOS和CMOS三种；其中CMOS工艺发展已经十分成熟，占据IC市场的绝大部分份额。GaAs器件因为其在高频领域（可以在0.35um下很轻松作到10GHz）如微波IC中的广泛应用，其特殊的工艺也得到了深入研究。而应用于视频采集领域的CCD传感器虽然也使用IC一样的平面工艺，但其实现和标准半导体工艺有很大不同。

其他的特殊工艺：在IC开发中，常常会根据项目的要求（Specifications）、经费和EDA工具以及人力资源、并考虑代工厂的工艺实际，采用不同的实现方法。

全定制、半定制和基于FPGA的IC设计，这三种方法在EDA工具和流程上都有各自鲜明的特色，下面以全定制为例介绍一下IC设计流程：

1. 定义设计规格（Design Specification）

通常设计规格书给予电路设计者以较大的设计自由度：如选择特定的电路拓扑结构，特定器件的位置，输入输出pin角的位置，MOSFET的宽长比等。

下面是一个一个全加器的规格说明书：

0.8um双井CMOS工艺

“加法”“进位”的传递延时小于1.2ns

“加法”“进位”的转换时间小于1.2ns

电路面积小于1500平方微米

动态功耗《1mW（VDD=5V，fmax=20MHZ）

2. 绘制电路图

电路图绘制工具称为Schematic Capture（下图是Virtuoso中的Composer工具），可以提供门级和晶体管级的电路图绘制功能，该步骤完成后可以生成网表文件供电路仿真之用。

3. 产生子电路或电路单元符号

在有层次结构（hierarchical）的电路中，使用用户自定义的电路图符号来代替整个子电路块，有利于减少重复绘制这些频繁出现的子电路块，使整个顶层的电路整洁而有序，避免出现一个一大片的扁平（flatten）的电路图。如反相器INV，NOR和NADN等，在设计中一般都使用自定义的电路符号代替，这也是代工厂提供PDK中常用的一个手法。

4. 电路仿真

这一步将调用电路仿真器，如HSPICE、SPECTRE、ELDO等来实现电路的仿真，用以验证电路的各项电性指标是否符合规格说明书。在集成设计环境中用户可以通过配置自由地选择使用这些仿真器，如在Virtuoso ADE（Analog Design Environment），可以方便地使用HSPICE来仿真，当然前提是生成HSPICE格式的网表。电路仿真需要代工厂提供的元器件库（代工厂一般以PDK包提供给客户，里面包含各种器件的spice模型，technology file，Design rule等）

5. 生成版图

版图的生成是至关重要的一环，是连接电路设计与芯片代工厂的一个桥梁，版图不仅反映了电路图的连接关系和各种元器件规格，还反映了芯片的制造过程和工艺。由电路图Schematic到版图绘制一般使用集成开发环境中的Layout Editor。生成版图有两种途径，一是手工绘制而成（根据具体的工艺文件-technology file），另一种是自动生成（具体可参考Virtuoso Layout，Synopsys的ICWB）。生成的文件格式为GDSII 或CIF，都是国际流行的标准格式。

6. DRC检查

DRC——Design Rule Check，版图生成完成后，还需要进行“设计规则检查”，这是一些由特定的制造工艺水平确定的规则，如poly-poly contact的最小间距，metal-metal的最小间距和metal的最大宽度等等。这些规则体现了芯片制造的“良率（即合格率）”和芯片性能的折衷。

7. 寄生参数提取

当版图的DRC完成之后，需要提取该电路的寄生参数以用来比较精确地模拟现实芯片的工作情形，寄生参数包含寄生电阻和寄生电容，在高频电路设计中还需要提取寄生的电感。EDA工具主要有StarRC，Calibre，Dracula等。这些寄生参数一般都简化成一个或多个lumped R/C/L，“插入”相应的电路节点处，一般都是与电压无关的线性无源器件。这样经过寄生参数提取后生成的网表文件，被称为“post-layout netlist”。

8.LVS检查（Layout-versus-Schematic Check）

LVS将比较原来的电路图的“拓扑网络”与从版图提取出来的拓扑结构，并证明二者是完全等价的。LVS提供了另一个层次的检查以保证设计的完整性和可靠性——这个版图是原来设计的物理实现。LVS只能保证电路的拓扑结构是一致的，并不能保证最后电路的电学性能一定满足设计规格书。典型的LVS错误为，两个晶体管的不当连接关系，或遗漏的连线等。

9. 后仿真

后仿真的输入是包含原始电路信息以及寄生信息的网表，是最接近真实电路的网表文件。通过“后仿真”，可以获得该设计完整真实的性能：延时、功耗、逻辑功能、时序信息等信息，这一过程也是验证整个设计是否成功的“最后一关”，若不满足规格说明书要求则需要从头来过——从调整Schematic开始重新走完新一轮的设计流程。

以上的9个步骤只能保证该设计在simulation的角度是经过“验证了的”，并不保证制造出来的电路一定和simulation出来的结果一致，所以在大规模投放代工厂制造（又称“流片”）之前，还需要经过一些小批量的“试流片”，这叫做“硅验证”（silicon verification）。通过硅验证后的设计才是真正成功的设计，我们经常听说的“硬IP”就是指这一类经过硅验证过的成功的设计，“软IP”通常指的是只是通过以上9步的EDA工具验证的设计。

全球前十大IC设计厂商

2016年中国集成电路设计十大企业

▲图片来源：中国半导体行业协会

全球前十大 IC 设计业者 2017 年第一季的营收，除了联咏科技的营收较 2016 年同期微幅滑落，其他大厂皆维持成长的态势，不难看出今年终端市场如数据中心、网通终端产品、网络基础建设与车用电子等保有成长动能。

从整体排名来看，全球十家 IC 设计大厂，其营收表现皆有一定的水准，网通基础建设、数据中心与服务器，皆是现阶段带动博通、英伟达与赛灵思等大厂的营收成长动能，而高通与联发科之间的竞争，在 Snapdragon 835 逐渐放量之后，两间公司之间的差距恐将更为明显。

IC制造

IC制造工艺在之前我们已经讲过了，具体可参看下面链接：

《“芯”潮澎湃 揭秘集成电路的“庐山真面目”》

IC制造厂商

台积电的高分红值得提一下：

▲台积电历年以来的分红殖利率

2016年中国集成电路制造十大企业

▲图片来源：中国半导体行业协会

IC封装

IC封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素：

芯片面积与封装面积之比为提高封装效率，尽量接近1:1；

引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能；

基于散热的要求，封装越薄越好。

封装主要分为DIP双列直插和SMD贴片封装两种。

从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。

封装发展进程：

结构方面：TO－》DIP－》PLCC－》QFP－》BGA －》CSP

材料方面：金属、陶瓷－》陶瓷、塑料－》塑料

引脚形状：长引线直插－》短引线或无引线贴装－》球状凸点

装配方式：通孔插装－》表面组装－》直接安装

具体的封装形式：

SOP/SOIC（Small Outline Package）封装：小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

DIP（Double In-line Package）封装：即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。

PLCC（Plastic Leaded Chip Carrier）封装：即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。

TQFP（thin quad flat package）封装：薄塑封四角扁平封装，四边扁平封装（TQFP）工艺能有效利用空间，从而降低对印刷电路板空间大小的要求。由于缩小了高度和体积，这种封装工艺非常适合对空间要求较高的应用，如 PCMCIA 卡和网络器件。几乎所有ALTERA的CPLD/FPGA都有 TQFP 封装。

PQFP（Plastic Quad Flat Package）封装：塑封四角扁平封装，PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。

TSOP（Thin Small Outline Package）封装：薄型小尺寸封装，TSOP内存封装技术的一个典型特征就是在封装芯片的周围做出引脚， TSOP适合用SMT技术（表面安装技术）在PCB（印制电路板）上安装布线。TSOP封装外形尺寸时，寄生参数（电流大幅度变化时，引起输出电压扰动） 减小，适合高频应用，操作比较方便，可靠性也比较高。

BGA（Ball Grid Array Package）封装：球栅阵列封装，采用BGA技术封装的内存，可以使内存在体积不变的情况下内存容量提高两到三倍，BGA与TSOP相比，具有更小的体积，更好的散热性能和电性能。BGA封装技术使每平方英寸的存储量有了很大提升，采用BGA封装技术的内存产品在相同容量下，体积只有TSOP封装的三分之一；另外，与传统TSOP封装方式相比，BGA封装方式有更加快速和有效的散热途径。

IC封装厂商

随着2016年全球龙头日月光与2015年排名第3的矽品合并尘埃落定，封测行业超级巨头出现，以2015年营收计算占全球28.9%。同期全球营收榜眼安靠也完成了对全球排名第6的日本封测厂商J-Device的100%股权收购，而本土企业长电科技完成收购新加坡厂商星科金朋，排名跃居全球第三。至此，封测行业集中度进一步提升，龙头优势更加突出，行业格局日渐明晰，三巨头格局形成，三家市占率超50%。

2016年中国半导体封装测试十大企业

▲图片来源：中国半导体行业协会

中国IC之路

2000年-2015年的16年里，中国半导体市场增速领跑全球，达到21.4%，其中全球半导体年均增速是3.6%，美国将近5%，欧洲和日本都较低，亚太较高13%。就市场份额而言，目前中国半导体市场份额从5%提升到50%，成为全球的核心市场。

从以上数据不难看出，国内半导体产业的增长非常迅猛，国内企业的实力也大幅度提高，但是自主可控程度仍不容乐观。2015年中国集成电路进口金额为2307亿美元，其进口额超过原油，成为我国第一大进口商品，出口集成电路金额693亿美元，进出口逆差1613亿美元。较大的逆差凸显半导体市场供需不匹配，严重依赖进口的局面亟待改善。

中国半导体业发展有其特殊性存在，行业当前发展与全球不同步，在国际上受到瓦圣纳条约控制，涉及国家安全议题；贸易逆差大，市场庞大但是芯片自给率却低，行业仍需要国家资金推动，另外一头地方政府也强势加入竞投这一领域。产业仍需要透过政府资金支持，在现阶段是有必要，但不能太久，不应该期待“水到渠成”，应该早下决断，让企业减少依赖性，迫使企业在竞争中的环境条件下自主决策，真正能在市场竞争中锻炼成长。因此现阶段中国的“帮扶式”发展模式，不能太长久。

此外，中国半导体发展还面临着美国的强力打压。此前，特朗普政府对于奥巴马在半导体领域采取强硬政策对待中国的呼吁表示强力支持，更把中国在该行业投资的潜在影响与全球钢铁行业出现的破坏相提并论。

不论在口号还是政策上，美国都在强力阻止中国半导体行业在全球扩张的脚步，先后阻止中资在海外的多次并购（紫光集团收购美国美光、飞兆半导体收购案、德国爱思强收购案），还呼吁同欧盟和其他盟友合作，加强对敏感半导体技术的全球出口管制，并由美国外国投资委员会（CFIUS）继续严格审查中国对该行业的投资。

面对“内忧外患”，中国半导体行业当前要切实做好“追赶者”、“学习者”及“贡献者”角色。中国市场应该继续扩大改革开放，用更宽广的胸怀欢迎来华投资与合作，同时，重视IP保护、融入国际产业链，并打击一切违法行为；此外，更要传达出行业内的“中国之声”，要自律、不浮夸、少说大话、实事求是、不卑不亢。