1. 前言

本文引用地址: http://embed.21ic.com/news/technology/201806/52602.html

本文介绍亚洲最大的显示器国际会议“22th International Display Workshops（IDW ‘15）”上，关于氧化物半导体TFT的脱真空、脱光刻“绿色工艺”，以及TFT特性的主题演讲。过去，此类主题的演讲大都来自研究机构，这次还出现了厂商。所以估计不久就会应用于量产。另外，关于不使用光刻、溶剂不蒸发即可形成亚微米图案的技术“Nano-Rheology Printing（n-RP）”的演讲也吸引了众多目光。

　　2. 试制涂布型氧化物半导体TFT，性能良好

2.1 掌握关键的材料，制造装置厂商的反应趋于明朗

现在，氧化物半导体成膜使用的是溅射法。而德国的化学企业Evonik Industries介绍的则是涂布法。该公司经营在空气中涂布成膜使用的材料。现在，使用这种材料需要在空气中涂布整枚基板，今后，该公司还将争取开发出只印刷必需部位的墨水，并将其投入实用。

该公司这次与德国雅各布大学（Jacobs University）共同发表了题为“Development of All Solution Processed TFT in ESL Configuration”的演讲（论文序号：AMD4-2）。图1是TFT的结构与各部分对应的Evonik材料“iXsenic”的关系。该公司的独到之处，是除电极材料外，能够涵盖TFT的所有构成材料，而且提供为评测材料而试制TFT的环境。如图所示，这些材料包括了半导体材料、钝化材料、绝缘层、栅极绝缘膜材料及蚀刻终止层（ES）材料。

图1：Evonik公司的成膜材料“iXsenic” （根据该公司网页制作）

该公司在基板上使用硅晶圆作为栅极电极、厚度为230nm的Si热氧化膜作为栅极绝缘膜。氧化物半导体使用槽膜涂布机涂布，在空气中进行了350℃的热处理。在氧化物半导体层上涂布作为ES层的负性光刻胶，使用曝光机形成了有效沟道区域的图案。另外，ES层使用PGMEA溶液显影后，在空气中进行了220℃的热处理。在形成厚度为100nm的钼（Mo）薄膜后，制作出了源漏电极的图案。

样品检测是在不附着钝化膜的情况下，在空气中进行的。沟道长10μm、宽200μm，栅极绝缘膜厚度为230nm的TFT特性良好，载流子迁移率为13.59cm2/Vs，S值为0.6V/dec.，没有迟滞现象。

为了查明TFT移动度与沟道长度之间的依赖关系，该公司检测了5μ～400μm的TFT。结果显示，移动度基本固定，平均值为14cm2/Vs。受曝光机的限制，5μm以下的沟道长度未能试制。经确认，iXsenic半导体与Mo源漏极的接触电阻为10Ωcm，电阻较低。栅极电压为-20V、漏极电压为5V、时间为400秒的负偏压应力（NBS）测试的结果比较稳定，ΔV=-0.2V。而栅极电压为20V、漏极电压为5V、时间为4000秒的正偏压应力（PBS）测试的结果则出现了变化，ΔV=3.2V。

在演讲中，该公司介绍说：“槽膜涂布机在170mm×300mm的基板上涂布iXsenic的厚度分布均匀，为±2.5nm”，“16个TFT特性均匀，移动度良好，全部为10cm2/Vs。”而且，这种涂布方法容易升级成为支持第10代大型基板的技术。iXsenic是溶液合成可以使用的无机金属氧化物半导体，可以在常温常压下使用。如表1所示，因为制造过程无需真空环境，所以制造工艺简单、成品率高，而且成本低廉。

表1：对非晶Si（a-Si）TFT生产线进行改造后的特征比较

“++”代表非常好，“+”代表好，“o”代表普通，“-”代表差，“--”代表非常差。表中的数字是需要增加的制造装置的种类等。“1”为缝模涂布机、UVO系统、烤箱。“2”为溅镀设备和烤箱。“3”为准分子激光设备、烤箱、更换全部掩模。（根据Evonik的演讲幻灯片制作）

具有以上特点的iXsenic，最适合使用缝口模头涂布（狭缝涂布）的方法成膜。通过组合使用SCREEN Finetech Solutions（SCREEN FT）的狭缝涂布装置（线性涂布机）等，可以实现简单、成品率高，而且成本低的制造工艺。Evonik与SCREEN FT用几年的时间，使用线性涂布机进行了iXsenic的涂布试验。为使iXsenic半导体材料与制造装置，以及制造工艺实现最佳匹配，签署了战略合作协议。

不过，作为实用化的前提，氧化物半导体TFT的元件结构，正在从交错结构向自对准的顶栅结构转变。韩国LG显示器已经投入了量产。因此，材料开发很可能会出现变数。

2.2 无需光刻形成亚微米图案

从强介电体的极化-电场特性来看，强介电体材料具备非易失性存储功能，在低电场下可以诱导产生大量电荷。硅MOSFET的栅极绝缘膜使用的SiO2在加载10MV/cm的电场时，诱导产生的电荷量为3.5μC/cm2，而强介电体在加载0.5MV/cm左右的电场时，能够诱导产生50μC/cm2的电荷量。

在本次IDW上，北陆先端科学技术大学院大学以“Invited Oxide-Channel Ferroelectric-Gate Thin Film　Transistors Prepared by Solution Process”为题发表演讲，提出了利用强介电体巨大电荷控制能力控制导电沟道的晶体管新概念（论文序号：AMD6-1）。为了证明这个新概念，该校试制了使用透明导电膜ITO（Indium Tin Oxide）作为沟道的晶体管。晶体管的通态电流达到1mA，移动度为4cm2/Vs，电荷量达到了15μC/cm2。

作为使印刷的分辨率达到几十nm的方法，该校开发出了Nano-Rheology Printing（n-RP）法。使用有机金属化合物制成的氧化物前驱体墨水，在特殊结构的簇凝胶上进行压印加工，凝胶会在温热的环境下发生塑性变形，从而实现压印加工。图2是n-RP的流程。该校开发出适合n-RP的半导体材料、导电材料、绝缘材料、强介电体材料用凝胶，单独使用n-RP法，不借助以往的光刻，成功制作出了亚微米TFT。

图2：Nano-Rheology Printing（n-RP）法的流程图

（液体工艺的缺点是溶剂蒸发会导致薄膜“变薄”。为了解决这个问题，n-RP法会在不使用溶剂的塑性变形区域进行纳米加工。这就是该校自主开发的n-RP法。

2.3 理光试制涂布型氧化物半导体TFT

理光以“Highly Reliable All-Printed Oxide TFT of High　Work-Function Metal Electrodes with Low Contact Resistance by Doped Oxide Semiconductor”为题发表演讲，介绍了涂布型氧化物半导体TFT的试制结果（论文序号：AMD6-3）。

试制的TFT的元件结构为底栅、顶部触点，沟道宽30μm、长10μm。制作流程如下：（1）在玻璃基板上喷涂金（Au）作为栅极电极；（2）旋涂栅极绝缘膜（Ricoh LSXO墨水：La Sr类氧化膜，介电常数～12）；（3）喷涂氧化物半导体（Ricoh IOX：Y墨水：In类氧化物半导体+掺杂剂）；（4）喷涂Au（功函数5.1eV）作为源电极和漏电极；（5）旋涂钝化层PSV1（Ricoh PSV1墨水：碱土金属硅酸盐类氧化物）；（6）旋涂钝化层PSV2（Ricoh PSV2：稀土和碱土类氧化物）；（7）旋涂平坦化膜PLN（PLN墨水：有机无机混合材料）。

在不附着钝化膜的情况下检测TFT的特性，移动度为10.9cm2/Vs，阈值电压为3.6V，S值为0.27V/dec.。这是因为氧化物半导体优化了成分，与金（Au）的漏源电极之间接触良好。另外，掺杂的氧化物半导体的载流子浓度（ne）达到了1018/cm3。通常情况下，无掺杂的氧化物半导体与金（Au）的接触不佳，掺杂起到了明显的改善效果。

在形成平坦化膜后，TFT的移动度约为10cm2/Vs。在偏压热应力试验（BT试验）及光照射试验中，也得到了非常可靠的结果。这些结果与真空成膜的特性相同。因此，试制器件具备的可靠性，完全可以满足有机EL显示器的需要，证明了这项技术有望应用于未来的印刷及柔性显示器。

3. 结语

涂布型氧化物半导体TFT与利用真空成膜方法、在相同的基板温度下制作的TFT相比，特性和可靠性已经毫不逊色。将这项技术投入量产的重点，在于涂布材料的供应与涂布装置，通过本次的演讲，厂商的反应已经明朗。在今后，笔者衷心希望真空成膜的课题得到解决，使发挥氧化物半导体TFT特色的显示器实现商品化。

本文介绍的由日本开发的n-RP技术，还是不使用挥发性有机化合物（VOC：Volatile Organic Compounds）的工艺，在这一方面也将受到关注。（特约撰稿人：鹈饲育弘，Ukai Display Device Institute）