0 引言

    基准电路广泛应用于模拟、数字及混合电路之中，它们为电路单元提供基本偏置，电路设计中常使用带隙电路产生所需要的基准电压^[1]。传统的带隙基准采用一阶补偿方法，温度系数(Temperature Coefficient，TC)很难降低到20 ppm/℃以下。但是在高精度模数转换器、晶振电路、运算放大器和锁相环等应用电路中，对基准的稳定性提出了更高的要求，进一步降低基准电压的温度系数始终是基准电路的重点研究方向^[2]。为了在传统一阶补偿的基础上进一步改善电压基准的温度系数，需要考虑消除电路中存在的非线性误差项。

1 传统带隙基准的原理分析

    传统带隙基准是基于正温度系数电压同负温度系数电压按比例相加抵消温度相关项，从而得到一个近似与温度无关的基准电压^[3]，如图1所示。

    MP₁、MP₂和MP₃具有相同的宽长比，Q₁和Q₂是与标准CMOS工艺兼容的PNP型三极管，Q₁的发射结面积是Q₂的n倍。若I_C表示集电极电流，I_S表示正向偏置时三极管的饱和电流，则流过Q₁和Q₂的集电极电流I_C1=I_C2，饱和电流I_S1=nI_S2。PNP型三极管的发射极-基极电压V_EB通常可以表示为：

其中kT/q=V_T表示热电压，k为玻尔兹曼常数，T为热力学温度，q表示电荷量的大小，同时此处忽略了厄利电压的影响，通常V_EB具有负温度特性，即与热力学温度呈互补关系(Complementary To Absolute Temperature，CTAT)^[4]。运放输入端的电压V_X=V_Y，因此流过电阻R₁的电流I_R1为：

    根据参考文献[4]可知，热电压V_T的温度系数为85 μV/℃，V_EB电压的温度系数约为-1.6 mV/℃，调整n、R₁、R₂就可以得到一个近似与温度无关的基准电压。传统带隙基准的输出电压通常固定在1.2 V左右，这也限制了一阶补偿带隙基准在低电源电压条件下的应用。同时，PTAT电压只能抵消V_EB中与温度相关的一次项，而CMOS带隙基准电路非理想性的原因主要是V_EB电压与温度有高阶依赖关系^[4]。为了进一步降低基准电压的温度系数，需要添加额外的电路对V_EB中的非线性项进行补偿，进而提出了本文中的新型电路结构。

2 新型电压基准源设计

    正向偏置时的V_EB电压不仅包含与温度相关的一次项，其中仍含有关于温度的非线性项，V_EB电压与温度的依赖关系可以表示为^[5]：

式中V_g0表示0 K温度时三极管的发射极-基极电压，约为1 155 mV^[5]；V_EB(T_r)表示在参考温度T_r时三极管的发射极-基极电压，V_EB(T_r)与流过三极管的电流密度有关；η是与工艺相关的常数，常取η=4^[6]；m是与三极管集电极电流I_C相关的常数，当流过三极管集电极电流为PTAT电流时m=1，当流过集电极的电流近似与温度无关时m=0^[6]。因此，使两只三极管流过集电极的电流类型不同时，它们的发射极-基极的电压表达式不同，二者的差可以用于补偿V_EB中与温度相关的非线性项，从而进一步改善基准电压的温度特性。同理，也可以利用电流补偿模式优化电压基准的温度特性^[7]。

    本文提出的基准电压电路如图2所示，设三极管Q₁~Q₃的放大倍数足够大，集电极电流I_C近似与发射极电流I_E相等，V_B为共栅管提供直流偏置电压。

    图2中I_PTAT电流大小与式(2)相同，运放OP2使Y、Z两点的电位相同，即V_Z=V_Y=V_EB2。电流I_C2是PTAT电流，Q₂的发射极-基极电压V_EB2可以表示为：

    在参考温度T_r时，为保证V_EB2(T_r)和V_EB3(T_r)设计相等，Q₃和Q₁发射结面积之比x应满足：

    综上所述，I_NL近似抵消掉V_EB中关于温度的高阶项，提高了基准的温度特性。同时，调整R₃和R₄的比值可以在一定范围内改变基准的输出电压。

    为了能够实现电流模式下的高精度曲率补偿，基准电路中需要电流镜精确匹配，电流镜的失配会导致输出参考电压产生一个较大的误差^[8]。为解决以上问题，该电路采用共源共栅电流镜结构，同时使用该结构能够提高基准电路的电源抑制(Power Supply Rejection，PSR)。

3 仿真数据分析

    本文中的电路采用VIS 0.15 μm BCD工艺设计，利用Spectre软件对设计电路性能进行仿真。

    在电源电压V_DD为1.8 V，-60 ℃~120 ℃的温度范围内，电压基准输出仿真结果如图3所示。仿真结果表明，基准电压的平均值为539 mV，电压变化范围为136 μV，温度系数TC约为1.40 ppm/℃。

    在不同温度下，对电源电压V_DD进行直流扫描，如图4所示。在室温情况下，电源电压大于1.2 V时，电路就可以正常工作。但是，受三极管发射结压降和MOS管源漏两端电压的限制，进一步降低该电路的最低工作电压较难实现。在环境温度为-60 ℃、27 ℃和120 ℃时，基准电压的线性调整率分别为0.015 2%、0.001 9%和0.041 9%。

    在tt、ff、ss三个不同的工艺角下，PSR仿真结果如图5所示，在频率为100 Hz时，输出基准电压的PSR均高于84 dB，能够较好地抑制电源波动对基准电压的影响。

    在室温条件下，对基准电路的输出参考电压进行了蒙特卡洛仿真，500次仿真的统计结果如图6所示。由图6可知，基准电压的平均值(Mean)为539.168 mV，标准差(Std Dev)为1.322 5 mV，工艺偏差系数Std Dev/Mean为0.245%，该仿真显示工艺偏差对基准电压分布的影响较小。

    表1是本文提出的电压基准电路和部分参考文献仿真结果的对比。从表中数据可以看出，本文设计的电路结构在系统电压波动、外界温度变化时，基准电压的稳定性更高。

4 结论

    本文在传统一阶补偿的基础上，利用三极管发射极-基极电压与集电极电流关系，提出了一种近似补偿V_EB中与温度相关的非线性项的方法，设计了一种与标准CMOS工艺兼容的高精度电压基准。基于VIS 0.15 μm BCD工艺，仿真并验证了该电路结构的可行性。仿真结果表明，在-60 ℃~120 ℃范围内该基准电压的温度系数TC为1.40 ppm/℃；100 Hz时的电源抑制达到84 dB；蒙特卡洛仿真显示在环境温度为27 ℃时，基准电压工艺偏差系数为0.245%。

参考文献

[1] RINCON M G，ALLEN P E.A 1.1 V current-mode and piecewise-linear curvature-corrected bandgap reference[J].IEEE Journal of Solid-State Circuits，1998，33(10)：1551-1554.

[2] ANDREOU C M，KOUDOUNAS S，GEORGIOU J.A novel wide-temperature-range, 3.9 ppm/℃ CMOS bandgap reference circuit[J].IEEE Journal of Solid-State Circuits，2012，47(2)：574-581.

[3] RINCON M G A.Voltage references：from diodes to precision high-order bandgap circuits[M].Wiley-Interscience，2002.

[4] LEE K K，LANDE T S，HFLIGER P D.A Sub-μW bandgap reference circuit with an inherent curvature-com　pensation property[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2015，62(1)：1-9.

[5] TSIVIDIS Y P.Accurate analysis of temperature effects in Ic-Vbe characteristics with application to bandgap reference　sources[J].IEEE Journal of Solid-State Circuits，1980，15(6)：1076-1084.

[6] MEIJER G C M，SCHMALE P C，VAN ZALINGE K.A new　curvature-corrected bandgap reference[J].IEEE Journal of Solid-State Circuits，1982，17(6)：1139-1143.

[7] GUNAWAN M，MEIJER G C M，FONDERIE J，et al.A curvature-corrected low-voltage bandgap reference[J].IEEE Journal of Solid-State Circuits，1993，28(6)：667-670.

[8] LEUNG K N，MOK P K T，LEUNG C Y.A 2-V 23-μA 5.3-ppm/℃ curvature-compensated CMOS bandgap voltage reference[J].IEEE Journal of Solid-State Circuits，2003，38(3)：561-564.

[9] ZHANG K，WU D.A high performance bandgap voltage reference design[C].2010 2nd International Conference on Information Science and Engineering(ICISE).IEEE，2010：4838-4841.

[10] 李树镇，冯全源.一种CMOS高阶曲率补偿的带隙基准源电路的设计[J].哈尔滨工业大学学报，2017(10)：95-99.

[11] ANDREOU C M，KOUDOUNAS S，GEORGIOU J.A novel wide-temperature-range, 3.9 ppm/℃ CMOS bandgap reference circuit[J].IEEE Journal of Solid-State Circuits，2012，47(2)：574-581.

作者信息:

杜  涛1，蔡红艳1，梁  科2，王  锦2，李国峰1，2

（1.南开大学IC设计与系统集成实验室 天津市光电传感器与传感网络技术重点实验室，天津 300350；

2.南开大学IC设计与系统集成实验室 天津市光电子薄膜器件与技术重点实验室，天津300350）