基于FPGA的自定义CPU架构设计
2020年电子技术应用第5期
李 俊1，任连新2，廖振雄3
1.深圳市合信自动化技术有限公司，广东 深圳518055； 2.华南理工大学 自动化科学与工程学院，广东 广州510640；3.深圳市科创思科技有限公司，广东 深圳518055
摘要： 为满足当前工业应用下越来越多的分布式计算的需求，提出了一种在FPGA芯片中构建自定义指令集的CPU的方式，以此来使FPGA具有类似于单片机的处理指令的能力。并且，这种能力的前提是复用计算单元，因此资源消耗有限，不会随着计算量的增加而增大。在自定义指令集CPU的改进型架构中，使用了并行计算的结构，使得运算速度大幅提升。最后，结合实际应用案例，移植电流环计算中的FOC算法到自定义CPU中运算。并用ModelSim软件进行仿真，测试其计算时间仅需7.48 μs。
中图分类号： TN402
文献标识码： A
DOI：10.16157/j.issn.0258-7998.200011
中文引用格式： 李俊，任连新，廖振雄. 基于FPGA的自定义CPU架构设计[J].电子技术应用，2020，46(5)：40-43，49.
英文引用格式： Li Jun，Ren Lianxin，Liao Zhenxiong. Design of custom CPU architecture based on FPGA[J]. Application of Electronic Technique，2020，46(5)：40-43，49.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.200011
中文引用格式： 李俊，任连新，廖振雄. 基于FPGA的自定义CPU架构设计[J].电子技术应用，2020，46(5)：40-43，49.
英文引用格式： Li Jun，Ren Lianxin，Liao Zhenxiong. Design of custom CPU architecture based on FPGA[J]. Application of Electronic Technique，2020，46(5)：40-43，49.
Design of custom CPU architecture based on FPGA
Li Jun1，Ren Lianxin2，Liao Zhenxiong3
1.Shenzhen Co-trust Technology Limited Company，Shenzhen 518055，China； 2.College of Automation Science and Engineering，South China University of Technology，Guangzhou 510640，China； 3.Shenzhen Kechuangsi Technology Limited Company，Shenzhen 518055，China
Abstract： In order to meet the needs of more and more distributed computing in current industrial applications, this article proposes a way to build a custom instruction set CPU in an FPGA chip. In this way, the FPGA has the ability to process instructions similar to a microcontroller. Moreover, the premise of this capability is the reuse of computing units, so resource consumption is limited and will not increase as the amount of calculation increases. In the improved architecture of the custom instruction set CPU, a parallel computing structure is used, which greatly improves the operation speed. Finally, combining the actual application case, the FOC algorithm in the current loop calculation is transplanted to the operation in the custom CPU. And ModelSim software is used to simulate, its calculation time is only 7.48 μs.
Key words : custom instruction set；CPU architecture；FPGA；parallel computing structure；FOC
0 引言
在目前的工业应用环境下，许多的工业设备控制器中都包含有相当复杂程度的算法。例如：状态观测器、卡尔曼滤波器、模糊控制算法、甚至是神经网络算法，不一而足。其中有些算法计算步骤复杂，同时又对控制带宽有一定的要求，所以对设备的处理器芯片的运算能力要求很高。因此，有些设备中可能会同时存在2个甚至多个处理器，分别完成不同的功能算法。这样多个处理器分布式地处理不同的算法，完成不同的控制功能，无疑是一个解决思路。但是这又会带来IC数量增加，成本上升的问题。同时，现在的工业设备控制器的主控PCB上的集成度越来越高，在上面增加IC对硬件设计也是一种挑战。
现在许多设备控制主板上都会使用FPGA芯片来对外部信号做预处理。本文旨在提供一种在FPGA内构建精简架构的CPU，使其可以具备算法处理能力的方法。这样，在不额外增加处理器的前提下，可以让FPGA也承担一部分的计算任务[1]。
论文详细内容请下载http://www.chinaaet.com/resource/share/2000002788
作者信息:
李 俊1，任连新2，廖振雄3
(1.深圳市合信自动化技术有限公司，广东 深圳518055；
2.华南理工大学 自动化科学与工程学院，广东 广州510640；3.深圳市科创思科技有限公司，广东 深圳518055)
此内容为AET网站原创，未经授权禁止转载。