基于AXI4总线的红外图像处理系统设计
2023年电子技术应用第8期
朱祥路，陈洲，宫文峰，岳松
（湖北久之洋红外系统股份有限公司，湖北 武汉 430223）
摘要： 为了提升红外热像仪图像处理系统中数据处理模块访问DDR存储器的带宽效率与系统可靠性，采用Xilinx Kintex-7系列FPGA设计了一种基于AXI4总线的DDR存储器访问方案，实现了AXI4总线的用户接口设计，完成了对DDR存储器的多端口实时访问控制需求。测试结果证明了设计的可行性，接口符合AXI4总线协议规定，使红外图像处理系统中数据模块对DDR的读写带宽与效率达到一个较高的水平。
中图分类号：TP334 文献标志码：A DOI: 10.16157/j.issn.0258-7998.223426
中文引用格式： 朱祥路，陈洲，宫文峰，等. 基于AXI4总线的红外图像处理系统设计[J]. 电子技术应用，2023，49(8)：130-135.
英文引用格式： Zhu Xianglu，Chen Zhou，Gong Wenfeng，et al. Design of infrared image processing system based on AXI4 bus[J]. Application of Electronic Technique，2023，49(8)：130-135.
中文引用格式： 朱祥路，陈洲，宫文峰，等. 基于AXI4总线的红外图像处理系统设计[J]. 电子技术应用，2023，49(8)：130-135.
英文引用格式： Zhu Xianglu，Chen Zhou，Gong Wenfeng，et al. Design of infrared image processing system based on AXI4 bus[J]. Application of Electronic Technique，2023，49(8)：130-135.
Design of infrared image processing system based on AXI4 bus
Zhu Xianglu，Chen Zhou，Gong Wenfeng，Yue Song
(Hubei Jiuzhiyang Infrared System Company Limited， Wuhan 430223， China)
Abstract： In order to improve the bandwidth efficiency and system reliability of the data processing module accessing the DDR memory in the image processing system of the infrared thermal imager, a DDR memory access scheme based on AXI4 bus is designed using Xilinx Kintex-7 series FPGA. The user interface design of AXI4 bus is realized, and the requirements for real-time access control of multiple ports of DDR memory are completed. The test results prove that the design is feasible, and the interface conforms to AXI4 bus protocol, so that the read/write bandwidth and efficiency of the data module in the infrared image processing system for DDR can reach a higher level.
Key words : FPGA；AXI4；infrared image processing；DDR
0 引言
在基于FPGA的红外热像仪图像处理系统中，采用多级流水线数据处理模块对红外探测器输出的图像做连续处理，包括非均匀性校正、坏元校正、图像滤波等[1-3]。其中许多处理模块需要使用多帧的图像数据进行运算，所以需要使用FPGA外挂载的DDR存储器对图像数据进行缓存。多个数据处理模块对存储器的访问需要设计DDR多端口读写控制来完成，通常设计者会采用UI接口的方式进行设计[4-7]，方法结构上较为简单，但缺少成熟通用的数据传输协议支持，不能很好地兼顾数据传输效率与系统稳定性，也缺乏通用性。
针对这些问题，本文提出了一种在红外热像仪图像处理系统中利用AXI4总线构建的多端口DDR存储器访问方案，并结合Xilinx Kintex-7系列FPGA与Micro DDR3对AXI4总线的接口进行了设计与实现。由于加入了标准总线协议，该方案同样支持其他系列FPGA、DDR，具备良好移植性与通用性。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005491
作者信息：
朱祥路，陈洲，宫文峰，岳松
（湖北久之洋红外系统股份有限公司，湖北 武汉 430223）
此内容为AET网站原创，未经授权禁止转载。