中文引用格式: 李书勇,林靖杰. 一种SSD主控芯片数据加解密模块的设计与验证[J]. 电子技术应用,2024,50(4):33-37.
英文引用格式: Li Shuyong,Lin Jingjie. Design and verification of an SSD controller chip data encryption and decryption module[J]. Application of Electronic Technique,2024,50(4):33-37.
引言
SSD作为存储海量数据的主要载体,保存涉密信息变得越来越普遍,其安全性与可靠性势必会影响到社会各领域的方方面面[1]。为了防止数据被非法访问,设计有加密和安全认证功能的SSD是市场发展的必然趋势。
SSD的三大技术核心包括主控芯片、闪存和固件,可以通过编写硬件描述语言在主控芯片中集成芯片安全模块。相比于软件加解密,不会产生额外的系统性能消耗,还会极大地提高加解密速度,甚至可以提供多重数据安全保护机制[1]。但是通过硬件设计的加解密功能,实现起来更加复杂、难度大,成本的消耗也很难以估量,且通用性很差。芯片集成的功能越来越多,不同模块之间的数据交互错综复杂。这就造成了芯片首次流片的成功率很低。因此,在芯片设计中,对整个开发团队提出了更高的要求。
对于大数据量的加解密处理,对称加解密国密算法SM4凭借更快的运行速度和较少的资源消耗被广泛应用。当前,市场上知名的SSD主控芯片设计厂商,比如英韧科技、紫光得瑞、华澜微、得一微电子、忆芯科技、合肥大唐存储、大普微等公司,其多款主控芯片采用了包括国密标准SM4算法在内的数据加密和保护机制[2-8]。但是有极少的芯片可以通过国密认证。芯片自身物理、逻辑容易受到外部环境的影响,对芯片中算法的正常运行产生影响,使敏感数据遭受破坏。
因此本文介绍了一种满足《安全芯片密码检测准则》二级要求的SM4加解密方案,提高密码算法保护强度,增强芯片对抗攻击的能力。为了发现硬件设计的缺陷,介绍了如何使用UVM搭建验证平台,配合电子设计自动化(Electronic Design Automation, EDA)仿真工具,使硬件设计满足设计规范,逻辑功能正确,达到了流片标准。
本文详细内容请下载:
http://www.chinaaet.com/resource/share/2000005945
作者信息:
李书勇1,2,林靖杰2
(1.青岛理工大学 信息与控制工程学院,山东 青岛 266520;2.成都芯盛集成电路有限公司,四川 成都 610041)