基于JESD204B接口的波形产生FPGA设计
电子技术应用
付然，孙晨阳，刘芳，杜思航，马瑞山
中国电子科技集团公司第五十八研究所
摘要： 提出了一种基于JESD204B接口的波形产生的FPGA设计方案，该设计主要由FPGA、DAC、DDR3以及网口芯片组成，实现产生双通道、频率范围为2 GHz～3.5 GHz的中频信号。FPGA与DAC由高速串行接口JESD204B进行连接，实现双通道的波形产生、数字上变频及数模转换，网口芯片与DDR3用于传输和存储一些特殊数字波形。详细介绍了JESD204B接口时钟同步、DDS信号发生器、数字波形接收、缓存和发送等关键功能的设计。最后通过频谱分析仪抓捕DAC输出的中频信号验证了FPGA设计的可靠性。
中图分类号：TN710 文献标志码：A DOI: 10.16157/j.issn.0258-7998.234746
中文引用格式： 付然，孙晨阳，刘芳，等. 基于JESD204B接口的波形产生FPGA设计[J]. 电子技术应用，2024，50(7)：103-106.
英文引用格式： Fu Ran，Sun Chenyang，Liu Fang，et al. FPGA design for waveform generation based on JESD204B interface[J]. Application of Electronic Technique，2024，50(7)：103-106.
中文引用格式： 付然，孙晨阳，刘芳，等. 基于JESD204B接口的波形产生FPGA设计[J]. 电子技术应用，2024，50(7)：103-106.
英文引用格式： Fu Ran，Sun Chenyang，Liu Fang，et al. FPGA design for waveform generation based on JESD204B interface[J]. Application of Electronic Technique，2024，50(7)：103-106.
FPGA design for waveform generation based on JESD204B interface
Fu Ran，Sun Chenyang，Liu Fang，Du Sihang，Ma Ruishan
The 58th Institute of China Electronics Technology Corporation
Abstract： An FPGA design for waveform generation based on JESD204B interface is introduced. This design mainly consists of FPGA, DAC, DDR3 and network chips, and realizes the generation of intermediate frequency signals with dual channel frequency range of 2 GHz to 3.5 GHz. FPGA and DAC are linked through high-speed serial interface JESD204B, realizing waveform generation, digital up-conversion and analog conversion, network chips and DDR3 are used for transmitting and storing special waveforms. The article provides a detailed introduction to key technologies such as JESD204B interface clock synchronization design, DDS signal generator, digital waveform reception, storage, and transmission. Finally, the reliability of the FPGA design is verified by the intermediate frequency signal captured by the DAC output through a spectrum analyzer.
Key words : JESD204B；high speed serial transmission；UDP protocol；RGMII interface
引言
波形发生器是测试系统中常用的信号源，更高的采样率、通道间同步精度以及通道定时能力一直是波形发生器的发展方向［1］。作为核心器件的 DAC［2］目前广泛采用 JESD204B 接口以适应高采样率所对应的高数据速率。JESD204B的物理层基于SerDes架构实现，优势在于简化系统设计复杂度，精简PCB 布局布线，扩展能力强等。本文利用 FPGA 的硬件可编程、运行速度快、稳定可靠、高速收发器支持JESD204B 协议的特点［3］，将FPGA与DAC 结合使用，实现双通道发射信号的波形产生、数字上变频及数模转换，产生2路频率范围为2 GHz~3.5 GHz的中频信号。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006080
作者信息：
付然，孙晨阳，刘芳，杜思航，马瑞山
（中国电子科技集团公司第五十八研究所，江苏 无锡210000）
此内容为AET网站原创，未经授权禁止转载。