中文引用格式: 周予恺,彭世昕,颜峻,等. 基于电路切割方法的并行量子模拟方法[J]. 电子技术应用,2024,50(11):9-15.
英文引用格式: Zhou Yukai,Peng Shixin,Yan Jun,et al. Parallel quantum simulation method based on circuit cutting approach[J]. Application of Electronic Technique,2024,50(11):9-15.
引言
量子计算技术因其在特定领域通过量子并行性实现加速的潜力,已成为研究焦点。量子计算采用量子位替代传统二进制位,并通过量子叠加与纠缠特性显著提升计算能力。
然而,量子计算目前正处于NISQ(Noisy Intermediate-Scale Quantum)时代,即噪声中等规模的量子计算时代。在这一阶段,量子计算机的规模相对较小,量子比特数通常在数十个到上百个,并且能够向公众提供的量子计算机的量子比特数量也是相当有限的。由于量子比特间存在噪声和不稳定的问题,当前的量子计算机还不能执行大规模、长时间的计算任务。因此,在进行量子计算有关的研究时,相关研究者们极大程度地依赖于基于经典计算机的量子模拟器,来模拟复杂的量子系统、解决优化问题并测试量子算法。
但使用经典的量子电路模拟方法,状态向量方法,一个n量子位量子电路的状态向量是一个长度为2n的数组。这意味着,如果使用4 B的复数来在内存中存储单个状态向量,则总共需要2n+4B的存储空间。在存储双精度浮点数的情况下,模拟50量子位的量子电路需要大约16 PB的存储空间,这无疑意味着模拟大规模量子电路是一项极具挑战性的任务。众多系统级和算法级优化为了提升量子电路模拟的效率都被提出应用,系统级优化往往关注于挖掘现代经典计算机的计算能力来提升模拟性能,而算法级优化更多地关注于挖掘量子系统内部的特征,从而减少存储压力。
量子电路中的电路切割方法是一种用于处理大型量子电路的技术。这种方法的核心思想是将大型量子电路切割成较小的部分,这些较小的部分可以在更小的计算单元上独立运行。本文针对基于电路切割方法的量子电路模拟过程中存在的评估开销问题,提出了一种优化方案,显著减少了模拟的运行时间,优化了量子电路的内存瓶颈。
为了更有效地优化量子电路模拟过程,使电路切割方法能够更好地与量子电路模拟的特性相结合,本文深入探讨了基于电路切割方法的量子电路模拟的优化策略。首先分析了电路切割原理及其对应的计算流程,发现电路切割方法应用到量子电路模拟上存在评估过程开销过大的问题,并因此明确了应该对评估过程本身进行效率上的优化和对切割过程的目标进行调整。然后本文围绕模拟流程,提出了两项主要的优化措施:一是基于启发式方法的切割算法;二是基于子电路状态向量复用算法。通过启发式切割算法的良好设计得到了51%的平均加速,子电路状态向量复用算法则带来了46%的平均加速,两个优化方法结合,可以获得92%的加速。
本文详细内容请下载:
https://www.chinaaet.com/resource/share/2000006203
作者信息:
周予恺1,彭世昕1,颜峻2,蒋金虎1
(1.复旦大学 大数据研究院, 上海 200433;
2.信息工程大学 教研保障中心, 河南 郑州 450001)