摩尔定律依然有效，最大的受益者是FPGA厂商。因此FPGA厂商不断地紧跟并推动着半导体工艺的进步，从150nm、130nm、90nm到65nm" title="65nm">65nm，以及正在研制开发的45nm" title="45nm">45nm、32nm工艺。在工艺技术不断提升下，相同的单位面积内挤入的晶体管数成倍增长，原来较ASIC逊色的电路密度过低、频率效能过低、电路成本高、功耗较高等问题，在新一代FPGA上，早已拉近了与ASIC间的差距。FPGA走过了初期开发应用到限量生产应用再到大批量生产的发展历程；从最初只是逻辑器件、现在强调平台概念、加入数字信号处理、嵌入式处理、高速串行和其他高端技术，从而应用到更多领域，期望替代ASIC和ASSP（专用标准产品）。 

           当前，FPGA发展前景广阔

    虽然工艺每升级一次，能使晶圆的制造成本降低一半，但这只是裸晶（Die）的成本，并不表示整个芯片的成本都减半，而且还要保证最终产品的良率才行。晶圆制造" title="晶圆制造">晶圆制造前端的掩膜成本和晶圆制造后端的封装成本不能随摩尔定律减少。封装成本也许可以通过低廉的劳动力来降低，但掩膜的开设成本却呈指数攀升，如65nm的开模费高达400万美元，45 nm 的开模费会高达900万美元。相比开模费，更先进工艺的研发费用更高得令人咋舌，且不可重用，设计一款45 nm的芯片可能需要几亿美元。使得ASIC厂商无力负担这些巨额开支。 

    而且芯片市场已从信息、通讯市场转移到消费性电子市场。过去，通讯市场的特点是少样多量，相同的芯片需求量极高；相对来说，消费性电子市场的特点是少量多样，变化多、变化速度快。 

    所有这些对FPGA厂商来说则是一种优势。可编程器件由于其工艺特点和商业模式，实际上是让众多的客户和FPGA厂商一起来承担巨额的研发费用；由赛灵思率先发起的无晶圆代工" title="代工">代工模式实际上分摊了技术风险，使FPGA的发展前景极为广阔。 

    目前，FPGA厂商积极与代工伙伴一起研发45 nm的FPGA 。赛灵思公司" title="赛灵思公司">赛灵思公司表示他们在2005年就开始进行45 nm技术的开发，直到今年一共进行了四次的芯片测试。 

65nm是适合2008年的FPGA技术

    45nm技术被称为IC设计的分水岭，给FPGA厂商带来了新的挑战，如加强晶体管解决方案、提高晶体管迁移率、达成平缓坡度&制造流畅、优化性能和功耗、优化信号完整性等。需要解决的问题：沉浸光刻技术：提高关注度，避免微气泡和水残留缺陷、高级高K门电介质应变技术、复杂可制造性设计工艺减少印刷模式变异、性能和功耗间对立力量的基本权衡、高级封装模拟和特性确保最佳功耗完整性等。赛灵思公司认为，由于生产设备可靠性和精密度的问题、重大的芯片/器件模型匹配问题、高冲模不良率、覆盖统计变化的制程边界数据的缺失等，对于08年的FPGA市场而言，45 nm是一个高风险的产品，65 nm技术是目前低风险的稳定技术。赛灵思公司一边利用其在130nm、90nm、特别65nm技术的知识、经验，致力于保持45nm的领导地位；一边不断推出新的65nm产品。 

    日前，赛灵思公司推出了65nm Virtex-5 FPGA平台第四个成员----Virtex-5 FXT系列。这样，赛灵思公司Virtex-5系列的四款领域优化的FPGA平台已经全部推出。Virtex-5系列的LX、LXT、SXT和FXT平台提供了范围广泛的多种器件选择，支持工程师以更高的成本效益实现电子系统设计，并根据自己的特定设计选择具有最佳资源组合的FPGA器件。 

    领先对手15个月实现65 nm 产品量产的赛灵思公司，采用双代工策略确保工艺稳定性，适时推出较为领先的65 nm技术的产品，以不断丰富的产品线，占领高端FPGA市场份额的98%，并把成功经验应用于下一代工艺。同样，量产的FPGA意味着客户可以放心地大量采用先进的65nm FPGA进行整机产品制造，实现性能、成本、功耗领先的终端产品，抢占市场先机。

    更多关于赛灵思公司的65nm Viretex-5系列FPGA的信息，请访问：www.chinaaet.com/topic/xilinx 。