无论是基站还是接入设备，越来越高的通信速率以及越来越大的系统需求，使得背板的总线越来越宽，背板的设计越来越复杂。因此，采用新的技术来实现这样复杂的系统，就成了必然的趋势。本文就采用LVDS(低电压差分信号)技术来设计通信系统的复杂背板进行了探讨。

一、LVDS技术特性

    LVDS技术（LVDS代表低电压差分信号），是用非常低的电压摆幅（约350mv），在两条PCB走线或一对平衡电缆上，通过差分方式传输数据的方法；允许信号通道数据以每秒数百兆甚至数千兆位的速率传输；低摆幅和电流模式驱动输出，产生很低的噪声，且功耗非常低。

    因为差分技术可以减少噪声的影响，就能用低的信号电压摆幅。低摆幅驱动的特性意谓着数据能被非常快的转换，而且功耗也非常小（约1.2mw）。因此，LVDS较容易应用于低电压通信系统，如3.3V甚至2.5V，从而保持同样的信号电平和性能。LVDS也易于匹配终端。无论LVDS传输介质是电缆还是PCB走线，传输介质必须与终端匹配，否则电缆或布线上的信号会反射，干扰后续信号；适当的终端匹配就减少了不希望的电磁辐射，从而提供最佳的信号质量。为了防止反射，LVDS需要一个终端电阻接在电缆或PCB布线上，通常用100欧姆电阻跨在差分信号线上。

    LVDS器件是用CMOS工艺实现的，这样就能提供低的静态功耗。除了负载上的功耗和静态Icc电流外,LVDS还通过其电流模式驱动设计降低系统功耗。这个设计极大地减低了Icc的频率成份影响。然而，TTL/CMOS收发器的动态功耗对于频率呈指数上升。

二、LVDS四种典型结构

    1.点到点结构。LVDS发送和接收常采用点到点结构，以用于在背板上两点间固定方向信号的传输。
 
    2.点到多点结构（见图1）。这种广播式结构连接多个接收端到一个发送端。常用于背板数据分配。其数据率从DC到数百兆bps，而且能传到几十米远的距离。在没有中心交换卡或交换芯片情况下，这种总线结构可以向接收器方向逐级延伸，这种延伸的结果将导致背板上的互连减少（连接器脚数减少，背板上PCB布线条数更少），甚至在许多应用场合，PCB板的层数可以减少。（见图2）。

3．多点到多点结构。这种多点互连总线使点与点之间互连降至最少（PCB布线路径和连接器脚数），同时提供双向、半双工通信能力。对于这种结构而言，同一时间只能有一个发送器在工作，因而发送的优先权以及总线仲裁协议，都需要依据不同的应用场合、选用不同的软件协议和硬件方案。
4 矩阵开关结构用。卡在需要非常高的信号交换的背板应用系统中，矩阵开关结构总线常被采用。通过矩阵开关的控制，在同一时间可以有多个发送器工作，从而完成全双工通信。

三、常用LVDS产品

    1、总线LVDS。在一些大的数据通信和电信系统中，构造一个非常大的高速的背板是必需的。通常，背板的大小尺寸和其最大速度是相反的关系。换言之，如果将背板做得太大，这些重负载将严重妨碍背板的速度，而且使功耗及噪声成为大问题。因此，在这方面使用LVDS技术是最理想的解决方法。

    总线LVDS是LVDS线路发送和接收器系列的扩展，它们被特殊地设计为背板上多点通信的应用场合，这时总线两端都终接电阻。它们也被用于重负载的背板上，那里的等效阻抗低于100欧姆。这时，发送器会有一个30～50欧姆范围的负载。总线LVDS发送器提供约10mA的输出电流，因而它们提供LVDS摆幅于更重的终端负载上。它能够高速驱动点到多点结构和多点互连结构总线，举例如下：

    · 多点互连结构FR4背板，20块卡作为负载插入总线，传输速度为155Mbps。

    · 多点互连结构FR4背板，10块卡作为负载插入总线，传输速度为400Mbps。

    · 运用总线LVDS时钟缓冲器，可以得到极好的66MHz时钟信号。

    · 对于点到点的连接，传输速度可达到800Mbps。

    2、串行/解串器。它们吸收了LVDS的优点（高速及低功耗、低噪声、低成本）及其串行化更加减小了电缆、连接器及PCB的尺寸及成本。它对于高速数据总线的扩充是非常理想的解决方案，不需要任何协议来支持。

四、LVDS背板设计技巧

    PCB板布线总的原则：阻抗匹配是非常重要的，差分阻抗的不匹配会产生反射，这就会减弱信号而且也会增加共模噪声。线路上的共模噪声将产生EMI。要尽量在信号离开IC后控制差分阻抗的走线，尽力保持尾端在＜12mm的范围。另外，布线要避免90度转弯，要用45度转弯、圆角或斜角PCB走线，在每个芯片上用旁路电容，且要保证每路电源或地线宽而短，并且用许多过孔来使到电源板的电感最小。

五、LVDS背板设计建议

    1．PCB板的设计

    a）最少用4层PCB板，即LVDS信号、地、电源、TTL信号。背板高速系统的设计通常将Vcc和地线用专门的层。电源线和地线之间的窄带空间也是极好的高频旁路电容。

    b）将陡的CMOS/TTL信号与LVDS信号隔离，否则这些含有噪声的单端CMOS/TLL信号会交叉耦合到LVDS线上，最好将TLL和LVDS信号放在不同的层上，并用电源和地层隔开。

    c）保持发送器和接收器尽可能靠近接插件（LVDS端口侧）。这有助于保证板上噪声不会被带到差分线上，而且避免电路板及电缆线间的交叉EMI干扰。

    d）旁路每个LVDS器件，并用分布式散装电容和表贴电容放在靠近电源和地线引脚处时工作状态最好。供电：在电源和地间放一个4.7μF 35V钽电容时工作状态最好。钽电容的额定电压较关键，不应低于5倍Vcc。有些电解电容也工作得较好。Vcc引脚：如果可能的话，用一个或两个并联多层陶瓷表贴电容（0.1μF及0.01μF），放在每个Vcc引脚和地线之间，最好尽量靠近Vcc引脚使寄生效应最小。

    e）电源和地线应用较宽的线。

    2．背板上差分布线的设计

    a)所布的差分线对一离开IC就尽早尽可能靠近在一起走线，这有助于消除反射并保证噪声是以共模方式耦合。事实上，我们看到相距1mm的差分信号辐射的噪声远远低于3mm布线。

    b)在一对布线之间匹配其长度。

    c)对于差分布线不要只依赖于自动布线功能。仔细地检查尺寸用以匹配走线长度并且确保各组差分线之间隔离。

    d) 使线上过孔的数量最少。

    e) 避免90度转弯，（以防止造成阻抗不连续），用孤线或45度斜线代替。

    f)在一对走线内，两条线之间距离要尽量小，以保持接收器的共模抑制。

    3．终端负载的问题

    a)用一个终端电阻匹配传输线上的差分阻抗。在点到点的电缆应用中应在90欧姆到130欧姆之间。电流模式的输出需要用终端电阻来产生适当的差分电压。

    b) 在接收端的尽头的线对上跨接一个电阻。

    c)表贴电阻最好。PCB短线、元件引脚、以及从终端电阻到接收器的输入端的距离应最短。终端电阻到接收器输入端的距离应小于7mm（最大12mm）。

    d)电阻误差要用1％或2％的。从反射的观点来看，一个10％阻抗的不匹配电阻会引起5％的反射。电阻越接近匹配越好。

    4．空闲引脚的处理

    LVDS输入：让空闲LVDS接收器输入端开路（悬空），因其内部防错电路将锁定输出为高态。这些接收器输入端的空脚不应连到象电缆或长的PCB走线等噪声源上，使其在引脚附近悬空。LVDS接收器是高速、高增益器件，如果拾取差分信号将导致接收器动作。这将在输出端产生错误传输而且会增加功耗。

    LVDS及TTL输出：让有空LVDS及TTL输出端开路（悬空）以节省功耗。不要将它们连到地线上。
TTL输入：连接无用的TTL发送/驱动输入、控制/使能信号，到电源或地或某种可能保持开路的状况。有些器件提供内部下拉（或上拉）器件来偏置其引脚。最好参考数据手册以获得器件特性的信息。这类信息通常包含在引脚描述表中。

    5．背板所用电缆的选择

    尽量使用平衡电缆，如双绞线、双芯电缆，或者紧密耦合的差分布线电路。LVDS可以使用广泛的多种介质。在有些非常短（<0.3m）的应用中，带状电缆或柔性电路也可以用。在笼到笼的背板间的应用中，双绞线或双芯电缆由于其稳定性、屏蔽性及平衡性是更好的选择。

    6．接插件的选择

    背板上一般的应用是使用标准连接器——有差分信号、电源、地和单端信号引脚，图3就是一种含有差分和单端信号的连接器。

    在单连接头的连接器上，差分信号通常连接在一行中靠近的两个连接脚上最好， 因它们使传输线长度一致。一行中连接器脚长度越短，提供的传输线性能越好。地信号脚主要用于隔离大摆幅信号（TTL）和小摆幅信号（LVDS）。

    总之，在进行系统设计之前，以下几点应该优先得到考虑：

    1） 系统设计必须优先考虑电源和地在系统中的分布；

    2） 第二步就是考虑传输线的结构及其布局布线；

    3） 完成余下的数字部分设计；

    4） 经常观察和修改整个布局。
在背板多点互连应用中，总线LVDS的终端匹配非常简单，只需把一个表面贴装的电阻跨接在一对传输线上即可。这个匹配电阻的阻值应当等于或略大于相关传输线对的差分阻抗。匹配电阻放置在背板上总线的两端。

    结论：在通信系统背板的设计中，采用LVDS技术，适当掌握一些设计技巧，我们就可以使复杂的系统有很高的可靠性、高数据率、低噪声及低成本。