工业以太网物理层设计应用
2008-04-22
作者:美国国家半导体首席应用工程师Ji
摘 要: 以美国国家半导体的单板解决方案,搭载了DP83848 PHY、LM5072 PoE PD接口和PWM控制器,探讨工业以太网物理层的应用设计。
关键词: Fieldbus 可编程逻辑控制器(PLC) CAN 工业以太网 Interbus
1 工业以太网的发展
过去30多年来,在工业自动化领域,Fieldbus(现场总线)技术被广泛用于连接各类现场设备,例如传感器、执行器、可编程逻辑控制器(PLC)、电动控制器、其他I/O设备等。Fieldbus标准包括As-接口、CAN、DeviceNet、Foundation Fieldbus、Hart协议、工业以太网、Interbus、LonWorks、Modbus、Profibus等。Fieldbus是一个相当宽泛的术语,已逐步发展成为一种基于IEC61158的“宽松的标准体系”。IEC61158标准采纳了多家厂商的特定解决方案,提出了8种数据链路" title="链路">链路层协议: (1)Foundation Fieldbus H1;(2)ControlNet;(3)Profibus;(4)P-Net;(5)Foundation Fieldbus HSE(高速以太网或100Mbit以太网);(6)Interbus;(7)SwiftNet(一种专为波音开发的协议,现已淘汰);(8)WorldFIP。
最近几年来,工业自动化和控制客户围绕现有的Fieldbus网络对以太网进行了改造。所有这些协议通常带有一个地址头,紧随其后的是某些功能代码、数据字段和校验和。Fieldbus包能够被轻松封装在诸如用户数据报协议(UDP)等IP包中,如图1所示。
所有这些数据链路层" title="链路层">链路层协议的惟一共同点是ISO/OSI模型的物理层。这种模型规定了信号电压幅度、物理介质连接方式(例如RJ45或M12连接器)以及其他电气参数。就硬件而言,物理层可以被作为一个单独的设计部分,这将在后面进行讨论。从网络拓扑角度看,大多数厂商都可支持任何链状、树状或星形拓扑。下一网层(即所谓的数据链路层)可采用支持实时高带宽方案的定制化FPGA或ASIC实现。
2 物理层设备的设计考虑
鉴于数据链路层协议的多样化,工业设计团队利用定制化FPGA或可支持两个10/100MAC功能的嵌入式处理器实现单/双MAC功能,以便根据IEEE 1588标准构建一个实时以太网时可以有很多选择。考虑到这两种可能的情况,本文将着重探讨外部10/100物理层设备和MAC或数据链路层功能之间的常规分区。
符合介质无关接口(MII)协议的总线,为MAC和PHY网层之间提供互连通道。该协议基于面向发送和接收方向的4位并行数据。接收和发送时钟的频率都为25MHz,以便实现100Mbps" title="100Mbps">100Mbps的速率,这些时钟信号都来自PHY设备。MII接口的管脚总数为16个输入/输出(I/O)线。为了减少I/O管脚数量,FPGA和ASIC经常采用精简型MII(RMII),共用时钟频率为50MHz,数据格式为双位(Dibit),时钟信号既可以来自MAC,也可以来自外部时钟源。更新的10/100 物理层设备大部分都同时带有MII和RMII端口。
业界一般认为,从-40°C~+85°C的工业级温度范围能够满足工业网络环境对温度范围的要求。在某些汽车应用领域,所要求的温度范围为-40°C~+125°C。最近,国家半导体公司推出了可满足这两个温度范围要求的10/100 Base-T物理层器件。
第二个考虑因素是设计出足够强韧的物理连接,以承受静电放电(ESD)、电缆放电事件(CDE)、电快速瞬变和雷电浪涌。外部RJ45或M12端口连接是ESD或负载浪涌的直接通道,它们可能导致系统锁止,甚至导致对10/100 PHY收发器" title="收发器">收发器产生灾难性的破坏。随着芯片工艺日趋小型化(0.18微米甚至更低),必须考虑的另外一个故障因素是氧化门击穿,这种故障可提高芯片对锁止的敏感度,结果受到静电过电压的破坏。由ESD导致的故障包括电介质击穿和热击穿、金属迁移和参数劣化等。
设计考虑事项包括器件的ESD额定值和客户的ESD设计要求。IEC 61000-4-2第4级标准涵盖大部分ESD标准,以人体模型(HBM)为基础。具体项目见表1。
另一种常见的静电释放是电缆释放事件(CDE)。对五类电缆布线而言,CDE的源头是电缆上累积的电荷,形成的机理是摩擦起电效应和感应。类似于电容器,电缆可能穿过地毯敷设,摩擦效应产生了累积电荷。目前还没有出台有关CDE及其试验方法的标准。但是,CDE能量通常低于IEC 61000-4-2第4级威胁,制造商完全可以利用该级标准对CDE放电进行测试。电缆的远端和近端都必须添加保护电路" title="保护电路">保护电路。发射和接收线对也必须采用保护电路,防止电缆远端或近端浪涌和放电(参见图2)。
作为一种最低要求或者出于降低成本之目的,可以仅在发射侧采用保护电路,因为该侧对ESD更为敏感(相对于在电缆两端的接收线对不采用保护措施而言)。以太网中的脉冲变压器可防止共模瞬态电压。高能瞬态应当有一个对地释放通道。建议在线测中心分接头和机架接地点之间连接一个2kV的ESD电容器。这段连线应尽可能短,以避免招致高电压并且影响物理层收发器件的电感。某些以太网物理层设备的ESD额定值为4kV,可能不要求加装ESD或CDE保护电路,具体取决于客户是否要求严格遵循IEC 61000-4-2第2或第4级标准。
瞬态电压抑制(TVS)二极管已被电信行业广泛使用来钳制特定电压。采用3.3V电源轨的差分PHY收发器,要求采用低电容和低电压TVS二极管保持信号完整性和钳制在低3.3V电压轨的能力。低电容二极管阵列将瞬态电压疏导至电源的正侧或地。低电容TVS二极管阵列能够提供IEC 61000-4-2标准所要求的高速数据保护。
第三个因素是:在不添加任何硬件的情况下,支持自检并提供电缆和链路诊断实时状态信息的能力。片上时域反射(TDR)脉冲发生器能够在电缆上发送一个脉冲信号,由于其内在的基于数字信号处理器(DSP)的计算能力,可得出反射脉冲,从而判定常见的电缆故障,例如短路、开路、交叉耦合误连等,估算电缆长度、发生故障的电缆的长度、故障位置以及与故障点之间的距离等。这一重要功能可以解决网络链路的薄弱环节(主要是物理连接器或缆线)。常见的故障包括电缆开路或短路,引起这些故障的主要原因包括电缆或连接器断开或受损。让PHY器件具备执行这些诊断检测功能,可以显著降低最终用户的总占有成本。
为了简化制造和测试,根据IEEE1149.1标准在PHY器件中集成一个JITAG测试接入端口,能够全面覆盖所有数字I/O。发射器和接收器之间常见的循环操作,能够对10/100Base-T电路执行功能测试。该电路包括物理编码子层(PCS)、物理介质附属子层(PMA)和物理介质相关子层(PMD)。这种电路已广泛应用于大多数PHY收发器。
与网络上其他PHY收发器的互通性是另外一个设计考虑事项。美国新汉普希尔大学互操作性实验室(UNH-IOL)是网络设备互通性的测试机构,它采用IEEE802.3u测试模板对各厂商的产品进行完整的互操作试验。有了通过互通性测试的硬件,设计部门就可以专注于产品的软件互通性(当这些产品需要支持多种数据链路层协议时)。国家半导体公司最近推出的 DP83849IF Dual 10/100 PHY可以很好地满足上述所有设计要求。
3 冗余环设计考虑
建立冗余环网,主节点将与同一环上很多相互连接的从节点互连。主节点将在端口对环进行逻辑区分,从而阻止物理环中出现“单独”数据包。环以菊花链形式进行互连,最后的菊花链从链路连回主节点。如果第一环发生链路故障,则由第二环提供冗余支持。铜缆可以通过链路信号缺失探测故障,光纤通过信号检测来探测故障。通过采用故障连接切换方式,主环可以自动“治愈”自身故障。图3说明了单环连接的正常链路运转和故障连接切换。介质既可以是光纤(100Base-FX),也可以是铜缆(100Base-T)。
从物理层设计角度出发,双端口集成式10/100 PHY是提供冗余端口最直接的解决方案。环上的节点总数受限于时间关键型网络的分辨率(对应于微秒分辨率和比特时延)。如果采用局域网交换机,则存储转发时延和大数据包将会对确定性响应造成严重影响。为实现自愈或故障连接切换功能,美国国家半导体公司的DP83849IF具有灵活端口开关技术,通过软件配置即可实现上述功能,无需进行外部多路复用。最小限度的固件编码可通过MDIO串口上传。如果主环发生链路故障,则由第二个冗余环提供额外的备份路径。在这种情况下,每个端站都需要2个双端口PHY,用于支持主环的故障切换和备份环的故障切换(如图4所示)。
主节点用于防止网络冗余,并将相应的数据帧发送至目的地。广泛使用的上层数据协议,如依据IEEE802.1D标准制定的生成树协议(STP),通常用于创建单一路径,以在任意给定时间连接网络内的所有站点。STP经常用于多路环、子环网段、备份链路或用于提供负载共享。快速STP也称之为快速生成树协议(RSTP,遵从IEEE802.1u标准),通常用于时间关键型网络。虚拟局域网是局域网交换机采用的另一种生成树协议概念。局域网交换机为一组有地址的节点分配广播域,上述节点不受网络中各自物理位置的限制。
4 介质转换器及延伸应用
对于大范围工业网络而言,局域网交换机的间距可能比铜介质交换距离(100米)更长。为解决这个问题,可以使用介质转换器来延长最大间距。带宽为100Mbps时,铜缆光纤介质转换器模块可以将交换机间距从100m扩展到1km。光纤转换使局域网连接免受高强度EMI和临近电动控制系统干扰的影响。上述功能在一个集成式器件(如前所述的DP83849IF器件)中即可轻松实现,无需设置任何软件,只需在FX_EN管脚处添加1个上拉电阻器硬件,即可将一个端口设置为铜缆端口,第二个端口设置为光纤端口。同样,通过寄存器控制装置也可以完成上述设置。图5对此进行了举例说明。
要支持200m的交换机间距,则需要使用另一种称之为介质扩展器的功能。同样,DP83849IF的双端口可以通过硬件或寄存器控制装置轻松配置。对于带宽为100Mbps的铜介质,其内部RX和TX路径在PHY之间互连。如图6所示,两个DP83849IF器件采用端对端扩展模式进行配置。对于更长的距离而言,需要在远端设置电源。如果局域网交换机支持供电设备(PSE)功能——通过双绞线输出48V标准电压,则可以添加以太网供电(PoE)应用。电源检测(PD)端与PSE经过握手程序后,提供符合IEEE802.3af规范的功率约为13W的整流DC电源。
美国国家半导体公司将推出一种单板解决方案,搭载了DP83848 PHY、LM5072 PoE PD接口和PWM控制器。上述部件均通过了各自功能的互通性测试:LM5072通过了以太网供电协会检测,DP83848也经过了UNH互操作性测试实验室的相关检测。2007年IEEE802.3at标准颁布后,依照PoE Plus标准,以太网供电功率将提高到30W。同时,LM5072 PoE设备为支持700mA直流电传输提供了一种过渡解决方案。工业团体会很快发现PoE Plus标准非常适合提高工厂的自动化设备功率。对于带宽为100Mbps的2km光纤延伸线路而言,DP83849IF的互连方式与硬件或寄存器控制装置的配置类似。
5 物理层数据延时与IEEE1588标准规范
所有网络节点都采用IEEE1588规定的两种独立时钟中的一种。这两种时钟分别是单路通信端口的普通时钟以及用于多端口集线器/中继器或局域网交换机的边界时钟。惟一的主时钟可以位于任意节点,而不必停留在主节点。主时钟是最精确的时钟源。在每个节点都可以采用IEEE1588最佳主时钟算法,确定节点的时钟质量。如果节点不是主节点,则采用发送和接收时间计算偏置值,并通过延迟测量发起同步。对所有节点都要进行精确时间测量,直至物理层设备。在检查物理层收发器过程中,MII接收时钟通过接收数据流进行恢复。通过接收数据流恢复时钟的过程与内部锁相回路如何发挥“魔力”具有直接关系。某些物理层设备的RX数据接收时钟最长延时为20纳秒。在MII和RMII总线模式下,DP83848和DP83849 PHY接收数据的RX时钟延时仅为3纳秒。通过降低接收时钟延时,网络内的MAC层、电缆长度延迟和其他可变时间常数具有了更多的确定性时间预算。DP83848和 DP83849的总传输延时达到了重复性5位时,因而不存在变化的不确定性。同样接收延时的比特预算达到了25.5位时(1位时=10纳秒),因而也不存在变化的不确定性。
最初的以太网规范已经发生了重大变化。工业自动控制团体根据Fieldbus串行通信技术的发展不断对以太网进行调整,并最终根据IEEE1588精确时间协议规定提出了实时以太网要求。这些重大变化包括无冲突全双工功能,从对等协议、客户机/服务器模式到主/从模式的变化,以及利用定制FPGA/ASIC处理特定厂商协议。这些协议的共同主题就是采用标准以太网帧,将具有报头和数据信息的特定厂商封装帧嵌入以太网帧的数据字段中。采用主从模式的物理层设计通常可部署为双端口物理层设备,从而支持容错网络采用的菊花链拓扑和冗余拓扑。对于工业网络连接而言曾经足够健壮的局域网交换机需要向更具确定性的架构演进。具有集线器/中继器功能、主节点时隙分配以及时间安排功能的第1至第3层设计是另外的可能实现方法。最终,分布广泛的以太网不仅要实现工业领域的实时确定性以太网连接,而且还要通过TCP/IP与非确定性互联网进行连接。