1.2 软 件
1.2.1 接收数据
    根据UART协议,接收到的第一个数据是起始位。在软件中,起始位会触发一个外部中断。在的中断服务程序例程" title="例程">例程RXINT0中,定时器0首先被装入一个时间常数,这个时间常数的定时时间等于半个数据位的延迟时间;然后装入定时器0的中断向量表,并允许定时器中断0,程序返回主程序" title="主程序">主程序,等待定时器0中断。如果定时器0触发中断,RX-TMR-INT(接收定时器中断)例程则开始执行接收工作。第一个定时时间为半个数据位的时间,CPU在接收位的中间时刻采样XF1的数据,并且验证接收到的数据是否为一个低电平。如果验证正确,表示接收到的数据为一个起始位,就可以接收数据" title="接收数据">接收数据了。在接收数据时,重新装载定时器0的定时值为一个数据位的时间并且启动定时器0,程序返回主程序,等待定时器0中断的到来。
    在随后的定时器0的服务程序中,实现了在接收位的中间时刻采样接收线的状态来得到实际数据。将这些接收到的数据移位到一个存储器单元中。在第9次中断时,对接收到的停止位进行验证。如果正确,软件执行一个陷阱中断,程序返回到主程序。如果不正确,调用BAD_STOP_BIT子程序进行相应的错误处理。接收数据被处理完后,重新允许外部中断0,等待下一个起始位的到来。
1.2.2 发送数据
    发送数据例程开始于主程序装载一个数据到指定的存储器中,并且调用TX_MAIN例程。在这个例程中,状态定时器1的定时时间为一个数据位的时间,重新设置传输计数器的值,设置起始位,并且允许定时器1中断,返回主程序,等待定时器1中断的到来。只有传输计数器的值为0时,主程序才会允许重新装载下一个需要传输的数据到指定的存储器中。在定时器1的中断子程序TX_INT中,程序将要传输的数据(包含起始位、数据位和停止位)从XF0引脚上移位出去,直到传输计数器的值为0。
    具体的程序代码请见参考文献[1]。
2 使用FPGA实现异步和同步串行接口间的协议转换
    有许多应用需要使用硬件UART。使用FPGA可以将同步串行口协议转换为异步串行口通信协议。具体的逻辑框图如图2所示。

    系统使用的时钟为25MHz,FPGA中使用的时钟来源于C32的H3引脚。通信协议为:波特率9600bps、一个起始位、一个停止位、没有奇偶检验位。图3所示为传输电路。

    通过设置传输定时器的定时值可以得到需要的9600bps的波特率。传输端口被配置为爆发传输模式,它可以产生UART的一个起始位。8个数据位之后的停止位可通过电路来实现。图4为接收电路图。

    当电路检测到起始位时,接收电路开始工作。起始位的逻辑值为0。延迟电路在起始位的下降沿被激活。延迟电路的设置使数据的采样发生在每个数据位的中间时刻,它提高了系统抗噪声的能力。
3 使用ACE实现UART
    微机上最早使用的ACE是8250,16C550是8250的功能升级器件。器件在结构上的最大差别是16C550增加了接收和发送FIFO,因此器件能够处于交替工作模式,减轻CPU额外的软件负担。在这种模式下,无论是接收还是发送,在可访问的缓冲寄存器和不可访问的移位寄存器之间都增加了16字节的FIFO(包含放在接收FIFO中的3位错误数据字节),可以使系统负担最小且系统效率最高,而且所有的逻辑功能都在16C550芯片上完成。TL16C550A有两个管脚功能(N封装系列中引脚24和29,FN封装系列中的27和32)已经被改变,使用这两个信号可以允许信号使用DMA的方式来传输。
    TL16C550的主要功能为:TL16C550在接收外部器件或MODEM的数据时,完成串行到并行的转换;在接收CPU的数据时,完成数据的并行到串行的变换,并进行串行发送。在ACE器件工作的任何状态下,CPU可以读和通报ACE器件的状态。通报的状态信息包括:传输操作正在进行过程中、操作状态、遇到了何种错误等。TL16C550的内部包含一个可编程的波特率发生器,波特率为16×内部输入时钟频率,此内部输入时钟频率由输入的参考基准振荡器分频(由波特率分频寄存器的值决定)得到。TL16C550具有完全的MODEM控制能力。包含一个处理器中断系统,根据用户的专用需要而设计,在处理通讯连接时,计算量是最小的。TL16C550有两种封装形式:N PACKAGE(40脚)和FN PACKAGE(44脚)。TL16C550的管脚按功能可以分为:外部时钟输入及波特率控制信号;数据和地址总线;片选及读写控制信号;MODEM控制信号;复位及中断控制信号。
    如果C32要和PC机通讯,可使用TL16C550完成串行协议的转换。TL16C550的输出接口要和一个电平转换芯片连接,用于和PC机的串行通讯接口互联。完整的接口示意图如图5所示。

    其中的MAX232可以使用MAXIM公司的MAX3238来实现。
    接口电路分为两大部分:DSP C32和串行通讯芯片TL16C550之间的接口;串行通讯芯片TL16C550和PC机之间的接口。完整的电路原理图如图6所示。

    接口逻辑可以使用集成的CPLD实现,本系统中使用的是ALTERA公司的EPM7128SLC184-10。它将芯片TL16C550作为DSP C32的一个外设端口进行寻址。
    相应的接口逻辑使用AHDL语言描述,具体如下^[3]:
    subdesign uartcon 
    (
       dspa[23..12] :input;  %DSP C32 的高位地址线输入信号%
       ios          :input;  %DSP C32的外设端口选择信号%
       dsprw        :input;  %DSP C32的read/write signal %
       resetin      :input;  %系统的复位信号输入端%
       dspint1      :output; %DSP C32的中断1信号输入端 %
       tlmr         :output; %TL16C550A的复位输入端%
       tlintrpt     :input;  %TL16C550A的中断输出端%
       tlcs         :output; %TL16C550A的片选端%
       tlrd         :output; %TL16C550A的读允许端口%
       tlwr         :output; %TL16C550A的写允许端口%
         )
     begin
       defaults
           tlcs=1;
       end defaults;
       tlmr=!resetin;       %TL16C550A的复位输入端的信号定义和通常的相反%
       int1=!tlintrpt;      %DSP C32的中断输入端为低电平有效 %
           TABLE
           dspa[23..12],ios,dsprw=>t;cs,tlrd,tlwr;
           H″818″, 0,  1=>0, 0, 1;
           H″818″, 0,  0=>0, 1, 0;
       END TABLE;
    end
    TL16C550A一共使用8个地址对内部寄存器进行访问和控制。相对DSP C32系统而言,如果使用了上面的译码逻辑电路,则占用的8个地址为:0X818000～0X818007。
    TL16C550A串行接口寄存器的寻址表如表1所示。