由工业和信息化部指导，西安市科学技术局、西安市集成电路产业发展中心和中国电子报社主办，陕西省半导体行业协会、西安软件园发展中心和西安地区科技交流中心协办的2010年(第二届)中国FPGA产业发展论坛于8月31日在西安市隆重举行。本次论坛的主题是“可编程技术加速中国科技创新”，来自国内外数十家企业、高等院校和科研机构的200余名代表参加了本次论坛。

　　图为：Xilinx亚太区市场及应用总监张宇清演讲。

　　张宇清：

　　大家好，很高兴参加第二届的FPGA论坛，去年我们也参加了中国电子报的FPGA论坛，今年我们要感谢西安市政府，还有西安集成电路产业化基地，以及中国电子报给我们这个机会在这里跟大家分享FPGA在前沿方面一些新的咨询。FPGA到底发展的趋势，还有FPGA在目前前沿上的技术在什么地方，这个是我今天要讲的重点。

　　首先是我们公司的概况，如果了解我们公司的话，大家知道我们在1984年是FPGA创始公司之一，2009年财年收入为19亿，全球大约有3100名员工，拥有2000多项专利，全球拥有20000多家客户，实际上在各个领域都得到了广泛的应用，不单在通讯、有线、无线、消费类医疗，包括军工还有汽车电子，也是得到了大量的应用。目前来讲，PLD市场份额我们超过了52%。这个是由业界所统计的市场份额调查，根据最新的一个季度，这个是第一季度的数字，在第二季度赛灵思公司不但没有减少，反而增长了，达到了53%的市场份额，这里也代表了客户对赛灵思产品的认同，还有赛灵思产品所提供的卓越的性价比优势，还有技术优势。在整个FPGA加上ASIC来讲，赛灵思的营销额在2009年达到了第一，超越了索尼，这也是我们公司25年来大家所引以为豪的一件事。

　　目前，在中国的情况，其实在不同的场合其实我也发表了一些我个人的意见，我们认为FPGA本身在中国本土推动创新是扮演着一个非常重要的战略型的角色，因为FPGA本身它是一个可编程的平台，大部分时间我们的工程师是在这个平台上去开发、创新自己的IP，其实这个IP实际上是不属于赛灵思，它更适合作为创新IP的一个平台。这方面，我们在全国除了8个办事处，也包括了6个创新中心，上海、无锡、成都、南京、西安、天津，都有我们的创新中心，创新的目的是培养中国的FPGA设计人才，这方面我们也是希望可以跟我们的友商一起联手培养中国FPGA设计人才方面做出贡献。而且我们在投资还有跟本土的设计公司合作，也做了很大的推动，目前来讲在国内有比较完善的生产系统，我们在全球拥有超过300家独立的设计公司提供赛灵思的FPGA，在国外我们已经扩展到十几家的独立公司为我们设计IP。在工业行业的发展上，我们也积极参与有线、无线的行业发展，特别是3G、TD—SCDMA赛灵思也是一家唯一的FPGA公司作为资深的会员推动行业的发展，在整个产业链我们跟所有上、中、下游的伙伴朋友们一起开发完整的设计解决方案，这里面当然包括了我们国内，甚至在国际上非常著名的中兴通讯、华为、大唐公司等等。在学校业界方面我们也是提供了一个广大深远、深度的一个合作，我们在100多所高校有联合实验室，每年也会跟高校举办不同的FPGA设计论坛、设计大赛、开发原码大赛、信息安全大赛，特别像开发原码大赛，参赛的不光是中国本土大陆一些知名的大学，也包括台湾地区、印度大学都有参与。而我们在中国的品牌形象，除了大家所知道的传统的FPGA业界第一以外，我们在客户方面给予了我们很多鼓励，业界也不断给我们鼓励，在这里我再次感谢大家对赛灵思的支持。在全球，除了中国知名的一些设备厂商以外，像爱立信、索尼、摩托罗拉等等，都是我们赛灵思忠实的用户。

　　过去两年年我们可以看到，FPGA在传统上做了翻天覆地的变化，特别是进入65纳米、40纳米的亮彩以后，被大规模的应用，就这个我们可以看到FPGA在本质上、在SOC这个概念上已经得到了广大客户的认可，ASSP标准的设计量都在不断下降，但是我们可以看到FPGA的设计量在大幅上涨。包括我们在座的各位公司里面，你可以做一个调查，就是每一年的FPGA使用量是在上升的，而在上升当中，这个上升的速度我们也做了一个比对，远远高于全球的增长幅度，这里也是归功于FPGA在各个技术上的领域以及能够替代ASIC。红色的部分一般ASIC比较占优的，而红色部分是FPGA占优的。我们在40纳米开始，甚至在28纳米的时候它可以替代ASIC，定制的趋势。

　　在技术方面，赛灵思不断推陈出新，我们在28纳米7系列FPGA里面可以得到一个体现，为什么我们说这只是一个突破呢?其实我们做了一个最大胆的尝试，也是在整个FPGA争论最大的一点，就是统一FPGA的架构。什么叫统一FPGA的架构呢?在7系列里面，无论是高端、终端，这三个系列在FPGA本质架构上完全统一，模块完全一样，无论从DSP到IO到PLL，全部都是一样的，它们唯一的区别就是它的比例上不一样而已。这一点，它的意义在什么地方?我们在设计FPGA的时候，我们都希望降低成本，或者是你要获得更多的功能，你必须要在高中低档的FPGA做一个转移，这个转移往往因为架构的不统一，而造成了大量的资源浪费。换句话说，以往你在高端的FPGA开发一个IP，现在要用低端的FPGA实现，你必须在很大的程度上，60%—70%的程度上，你要重新验证这个IP。但是统一的架构完整地解决了你这个问题，所以统一架构的实现是FPGA的突破，为什么赛灵思能够做到这一点?为什么不在40纳米或者50纳米，要等到28纳米才做这件事情呢?原因很简单，在28纳米工艺上，这个工艺先进的程度可以大规模缩小硅片的面积，而且我们可以把一些以前用在高端架构的模块应用在低端的产品上，这个是非常大的一个比喻，也就是说在未来，如果你对赛灵思产品有了解的话，我们以往一些低端的器件，你的概念可以完全把它抛弃，等于说我们高端器件的性能会在我们低端器件里大量出现，这个是一个非常好的突破。从本质上来讲，也就是低成本、低端的产品设计，我们可以享用到高端器件的功耗。比如说在7系列里面，它能支持业界最宽的带宽，2133兆是一个概念?我们已经超前了我们在生活上所应用的一个带宽。但是在未来，比如说在光纤、无线通讯网络，它对带宽的需求是无止境的。同时我们不会忘记，我们还会继续支持一些旧有的IO的标准，比如3.3IO。

　　以下我就会讲到它的功耗。未来性能已经不是唯一的指标了，我们所有的客户，包括通讯、工业、军工的客户告诉我们，功耗是他们最大的挑战，没有功耗，你不讲绿色能源、不讲绿色环保应用，基本上在选型的时候就已经被屏蔽在门外了。我们再把功耗作为我们28纳米7系列产品的最大的解决方向。第二，我们提出了性能。第三，我们也必须利用统一架构去提高大家在设计时候的生产力。为什么说我们的功耗低呢?这是有根据的。我们28纳米的时候采用的功率，一种叫28纳米HP高性能，另外一种是低功耗，我们看完之后认为，这两种选择都无法满足我们今天广大用户的需求，我们又要高性能，但同时也要低功耗，我们开发出一种全新的工艺，叫HPL。新开发的高性能，低功耗的工艺角色，它在功耗方面是1的话，同等的28纳米的低功耗是1.47，高性能是2.21。在系统性能方面，它如果是1的话，高性能大概是1.02—1.1，所以不会比高性能的差太远，也就是说我们能够保持650兆和660兆赫的使用频率，其实这部分已经可以满足绝大部分人的需求。

　　在其他方面我们也做了非常深度的开发去降低功耗。包括我们对晶体管的选项，比如说IO，我们会选不一样的晶体管，逻辑方面有另外一种晶体管，我们总共有5—6种不同的晶体管在同样一颗芯片上，这个大大增加了FPGA设计的复杂度，但是受惠的是我们的客户。我们又降低电压，逻辑门控制，各种手段去更进一步降低它的功耗，最后我们在软件方面也用软件再降低10%—15%的功耗。这个结果是什么呢?可以跟赛灵思40纳米的FPGA相比的话，我们可以看到静态、动态跟IO功耗都得到了大幅度降低，超过了50%的功耗降低。因此，因为功耗的降低，允许赛灵思制造比其他FPGA同行更大颗的器件，为什么呢?因为就算是200万门的逻辑单元器件，我们还是能够满足在系统上的功耗需求，它的可用性跟容量也就增加了。关于我们部分配置的技术，在28纳米已经是赛灵思的第五代技术，它可以让一个FPGA不断变的情况之下，同时时时地去做配置，这样子的话，你可以同样的一个FPGA，等于可以用作不同的功能和不同的芯片。我们在光传输网络、航天应用还有软件定义无线电，都在广泛应用，在这方面，赛灵思已经积累了超过10年的经验。目前在国内有一些通讯厂商也在用动态做量产。

　　刚才，我讲到了统一架构的优势，比如说今天你需要做一个超声设备，它有台式、车式、手提式的超声设备，同样一个设计可以在我们终端器件一直到高端器件，或者一直到低端器件做整个平台的平滑的译制，它可以从64到128通道，到256通道，都是同样的IP，非常非常少的优化还有验证需要。这方面我们统计过，可以让整个研发速度提高一倍。我们的目标设计平台可以帮助大家在设计的时候可以更快的提高的生产力，比如说我们优化我们的软件，让我们的软件跑得更快，让我们的实用性更高，同时我们也是业界第一个跟(英)公司合作，推出第三代的这种标准，这个标准是赛灵思公司和(英)公司联手开发的一个主线，这个是我们4月份宣布的一个里程碑。还有我们300个生态伙伴向我们提供的开发板的接口，应用了业界标准的FPGA接口，让我们的板子可以跟客户的板子，还有我们开发伙伴的板子做无缝对接，这个其实在今年我们不同的场合我们演示过，我们的板子如何跟费思卡尔、跟TI、跟因特尔、跟摩托罗拉、跟ADI等等这些公司的板子做无缝的对接，这些都归功于目标设计平台的优势。同时赛灵思FPGA也高度集成了模拟器件。

　　以下我们可以举几个例子。我先用一个高端AC的例子，它是一个有线通讯的一个案例。65纳米的ASIC做300纳米的桥接器，我们只用了70万门的我们功耗跟ASIC是旗鼓相当的，大概30瓦。比方说2×2一个LTE的数字中频，我们用一个单芯片的设计方案，368兆，功耗8.7瓦，FPGA成本假设是1的话，我们新的Kintex—7在28纳米器件，同样的单芯片解决方案，跑更高的速度491兆，可以做到以前1/3的成本。也就是说，Kintex—7在28纳米的时候可以做到40纳米同等高端器件1/3的成本，功耗降低一半，但是性能是一样的。这个在来讲，也是一个新的突破。我们用一颗Kintex—7不到5美元的价格，可以替代9颗标准芯片15美元的一个方案，但是功耗降低了37%，整个面积缩小是85%，不到以前的1/6。这都意味着我们7系列在下一代产品所提供的性能、功耗，还有生产力提供的一个指标。