头条 基于FPGA的视频处理硬件平台设计与实现 为了满足机载显示器画面显示多元化的要求，提出了一种基于FPGA的视频转换与叠加技术，该技术以FPGA为核心，搭配解码电路及信号转换电路等外围电路，可实现XGA与PAL模拟视频信号转换为RGB数字视频信号，并且与数字图像信号叠加显示，具有很强的通用性和灵活性。实验结果表明，视频转换与叠加技术能够满足机载显示器画面显示的稳定可靠、高度集成等要求，具备较高的应用价值。 最新资讯 基于CASA和谱减法的清音分离改进算法 现有的基于计算听觉场景分析（CASA）的单通道语音盲信号分离算法大多集中在对浊音分离的研究，对清音分离的研究甚少。针对清音分离的问题，对传统的基于CASA和谱减法的清音分离算法进行改进，改进算法通过估计语音onset/offset判别出可能存在清音的时频块，并利用相邻时频单元能量具有连续性的原理，对相应的时频块中每一时频单元分别进行噪声能量估计，使噪声能量估计更加精准。仿真实验结果表明，改进算法比传统算法运算量更小，对清音分离的有效性更高。 发表于：1/28/2016 智能车路径识别与控制性能提高方法研究及实现 为提高智能车路径识别的准确性、实时性和鲁棒性，采用“图像采集—图像处理”交叉执行的方式，同时在图像处理阶段采用跟踪边缘检测算法，并将模糊控制算法和PID算法进行整合。整体实验结果表明，智能车的速度提高了33.3%，准确率提高了35.7%。本研究中的智能车系统可发展应用于现代汽车的辅助驾驶系统，提高智能交通的安全性。 发表于：1/26/2016 基于多核DSP互联架构的SAR处理研究与设计 提出了一种基于多核DSP互联架构的SAR成像处理方案。首先，介绍了一种基于方位子块插值的PFA实时成像算法。其次，研究了TI多核DSP TMS320C6678的处理性能，介绍了一种典型的RapidIO互联架构，并进一步提出基于该架构的SAR成像处理方案。最后，通过给出SAR成像结果并对比传统解决方案，证明了该处理方案的有效性和先进性。 发表于：1/21/2016 核高基项目首颗高性能FPGA芯片面世 “两千万门级，集成6.5G bps高速Serdes、硬核PCIe以及DDR3/2控制器和PHY，CME-C1在关键技术指标上达到了国内领先，可实现对同行竞争对手中端FPGA 芯片的部分替代，有效填补国产FPGA的市场空白。”核高基国家科技重大专项FPGA研发及产业化应用课题负责人、京微雅格市场副总裁王海力激动地说。 发表于：1/21/2016 蛙跳萤火虫算法及其在无线电频谱分配中的应用 萤火虫算法是一种生物群智能的随机优化算法，该算法通过模拟萤火虫在觅食、择偶中产生荧光而相互吸引、移动、合作等行为来解决最优化问题。虽然该算法具有设置参数少、原理简单、更新公式清晰等优点，但是存在着种群过早收敛到局部最优解或者种群收敛速度慢等问题。为此本文提出蛙跳萤火虫算法。该算法利用蛙跳的分群思想来优化萤火虫算法。利用蛙跳算法对种群进行分群和局部深度优化，不断地迭代以寻得最优解。在对蛙跳萤火虫算法研究的基础上把它应用于无线电频谱分配中，获得比较满意的频谱分配方式。 发表于：1/20/2016 中国自主知识产权的FPGA产品又创新高 2016年1月19日，京微雅格（北京）科技有限公司今日召开“国家科技重大专项核高基项目首颗高性能FPGA芯片暨京微雅格CME-C1（祥云）系列新品发布会”，宣布其面向大容量FPGA市场的“云”系列首款FPGA芯片，CME-C1（祥云）正式发布。武汉虹信通信技术有限公司、普天信息技术研究院、辽宁聚龙金融设备股份有限公司等产业代表，媒体代表近百名嘉宾出席了此次发布活动。 发表于：1/20/2016 京微雅格CME-C1的五大典型应用介绍 CME-C1是京微雅格新近推出的高性能大容量“云”系列首颗产品，逻辑容量折合2000万门级。CME-C1采用TSMC 40nm先进工艺，采用全新的6输入查找表架构，独创36x18的DSP单元，内嵌大容量每块18K位ram，高速串行接口可达6.5Gbps，通用差分I/O可达1.3Gbps，同时还内置硬核PCIe支持5G速率Gen2、DDR3/2控制器以及PHY读写速率可达1333Mbps，各项指标均达国内领先水平。 发表于：1/20/2016 多核同时多线程处理器的线程调度器设计 多核同时多线程处理器（SMT_PAAG）是用于图形、图像及数字信号处理的一种多核处理器。基于这种处理器提出了一种硬件线程调度器，该调度器采用同时多线程技术，最多可同时执行四个线程，支持八个线程阻塞模式下的快速上下文切换。这样避免了因阻塞带来的等待问题，能够有效提高处理器的工作效率和资源利用率。通过在处理器上运行图形处理算法进行性能评测。结果表明，SMT-PAAG处理器通过挖掘指令级并行和线程级并行，将处理器的性能提高了69.25%。 发表于：1/18/2016 基于UVM和Matlab搭建的DVB-S编码调制系统验证平台 提出了一种用于测试一个DVB-S编码调制系统的功能验证平台。该平台使用高级验证方法学（Universal Verification Methodology，UVM）搭建了验证平台的主要结构，并在验证平台中使用外接Matlab作为复杂数字信号处理的参考模型。介绍了功能验证平台的主要结构和组件的设计，详细介绍了UVM通过直接编程接口（Direct Programming Interface，DPI）以C++为桥梁与Matlab连接的设计方法。通过实际仿真验证比较，使用这种方法搭建的联合平台比纯硬件语言Verilog语言搭建的仿真验证平台在验证时间上缩短了近50%，避免了对复杂信号处理验证模型的硬件语言设计，提高了针对复杂信号处理系统验证平台的搭建效率。 发表于：1/15/2016 艾睿电子和Microsemi推出全新Arrow-Built SF2+开发套件 2016年1月5日 - 香港，艾睿电子公司（NYSE：ARW）宣布，艾睿不断增加的开发套件组合又增加了新的产品：Arrow-built SF2+开发套件，它采用Microsemi的SmartFusion™2片上系统（SoC）现场可编程门阵列（FPGA）、Microsemi的Timberwolf™ 音频处理器和Microsemi的LX系列功率器件。SF2+开发套件是期待提升至下一级集成设计的软件和硬件工程师的理想选择。 发表于：1/5/2016 «…172173174175176177178179180181…»
