头条 AMD庆祝赛灵思成立40周年 40 年前，赛灵思（Xilinx）推出了一种革命性的设备，让工程师可以在办公桌上使用逻辑编程。 赛灵思开发的现场可编程门阵列（FPGA）使工程师能够将具有自定义逻辑的比特流下载到台式编程器中立即运行，而无需等待数周才能从晶圆厂返回芯片。如果出现错误或问题，设备可以在那里重新编程。 最新资讯 教学：逻辑综合工具的工作流程 逻辑综合工具（Logic Synthesizer）是将数字电路的寄存器传输级（RTL）描述经过布尔函数简化和逻辑优化等步骤自动转换到逻辑门级网表的工具。 发表于：8/24/2022 Linux教学——Linux设备树基础知识 传输介质的选择，无论是PCB材料还是电缆类型，都会对系统性能产生很大的影响。尽管任何传输介质在GHz频率都是有损的，但本章提供了一些管理信号衰减的指南，以便为给定的应用获得最佳性能。 发表于：8/24/2022 FPGA教学——FPGA中的竞争冒险消除 在FPGA的设计中，毛刺现象是长期困扰电子设计工程师的设计问题之，是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素。由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟，在多路信号变化的瞬间，组合逻辑的输出常常产生一些小的尖峰，即毛刺信号，也容易引起竞争冒险现象，从而使电路工作的稳定性大受影响。 发表于：8/24/2022 FPGA教学——为什么FPGA主频比CPU慢，但却可以用来帮CPU加速？ 我们知道，FPGA的频率一般只有几百MHz，而CPU的频率却高达数GHz。那么，有不少网友心中就有一个疑问：“为什么FPGA主频比CPU慢，但却可以用来帮CPU做加速?”。 发表于：8/23/2022 FPGA教学——STA静态时序分析 静态时序分析（简称STA）是用来验证数字设计时序的技术之一，另外一种验证时序的方法是时序仿真，时序仿真可以同时验证功能和时序。“时序分析”这个术语就是用来指代“静态时序分析“或”时序仿真“这两种方法之一，简单来说，时序分析的目的就是为了解决设计中的各种时序问题。 发表于：8/23/2022 FPGA教学——FPGA实现IIC协议 这是FPGA之旅设计的第五例啦！今天给大家带来的是IIC通信，IIC协议应用非常广泛，例如与MPU6050进行通信，配置OV5640摄像头、驱动OLED屏幕等等，都需要使用到IIC协议，所以掌握它是非常必要的，废话不多说，接着往下看。文末获取完整代码。 发表于：8/23/2022 Linux教学——Linux进程调度与性能优化 本次分享将从监控和可观测性、eBPF安全可观测性分析、内核安全可观测性展望三个方面展开。 发表于：8/19/2022 Linux教学——探讨内核代码 在HID 1.0之前，是没有什么OUT 端点的，都是用端点0来进行数据传输，不过端点0有一个问题，他的最大传输包的大小有限制。 发表于：8/18/2022 Linux教学——一文读懂Linux内核内存映射与页表 一文读懂Linux内核内存映射与页表 发表于：8/18/2022 FPGA教学——详解：模拟信号采样与AD转换 详解：模拟信号采样与AD转换 发表于：8/18/2022 «…16171819202122232425…»
