Construction Strategy of ESD PAET-电子技术应用-最丰富的电子设计资源平台

Construction Strategy of ESD P
所属分类：白皮书
上传者：serena
标签： CMOS 静电放电集成电路
所需积分：1分积分不够怎么办？
文档介绍： 1 引言静电放电（ESD，Electrostatic Discharge）给电子器件环境会带来破坏性的后果。它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，互补金属氧化物半导体（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不断缩小，金属氧化物半导体(MOS, Metal-Oxide Semiconductor)的栅氧厚度越来越薄，MOS 管能承受的电流和电压也越来越小，因此要进一步优化电路的抗ESD 性能，需要从全芯片ESD保护结构的设计来进行考虑。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动