| 基于FPGA的便携心电智能诊断加速器及优化选芯方案 | |
| 所属分类：技术论文 | |
| 上传者：wwei | |
| 文档大小：1654 K | |
| 标签： 心电检测 深度学习 FPGA | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：心电图（electrocardiogram， ECG）是诊断与心脏相关疾病的关键工具，可穿戴心电监护仪Holter是院外检测的重要手段，小型化、便携性、实时检测是优化方向。人工智能技术应用于包括心电诊断的各个领域，但存在参数量大、难于小型化、计算速度慢的问题，不满足便携心电监护仪的要求，而可编程逻辑门器件（Field-Programmable Gate Array， FPGA）有并行加速的特性。在AI智能算法硬件化的工程应用上，存在成本、速度、资源利用率的权衡，需要进行科学的芯片选型。开发了一种基于1D-CNN的、用于心电诊断的BeatNet ，对于4分类的检测任务，该模型具有98.5% 的分类准确率。在FPGA上实现BeatNet硬件化的实验，经测试在Altera公司的DE1-SoC开发板上部署RTL级硬件网络电路，最高频率为69 MHz ，单个心拍诊断需要221个周期，总计算时间为3.31 μs，满足实时标准。针对速度、功耗和成本指标评估了不同部署策略的性能，开发了一个选芯综合指数，可以在仅损失0.2%精度、5 μs内完成单心拍的条件下，将FPGA计算芯片成本控制在200美元以内，满足高速度、低成本、低功耗的要求，对工程优化有实用价值。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2