| 基于FPGA的多路SGMII接口以太网设计与测试 | |
| 所属分类：技术论文 | |
| 上传者：wwei | |
| 文档大小：6459 K | |
| 标签： FPGA SGMII 以太网 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：嵌入式处理器受功耗、尺寸、成本限制，一般集成1个或2个以太网控制器，不能满足某些特定现场对多路以太网数据同时传输的需求。提出一种基于现场可编程门阵列（FPGA）的以太网设计，利用FPGA高速、并行处理优势，集成的串行/解串器（SerDes）资源情况，扩展出多路以太网接口进行数据同时收发。与外部物理层（PHY）芯片通信采用串行以太网（SGMII）接口，可以有效减少印制线路板（PCB）尺寸和布线数量。提出一种针对底层链路传输可靠性的多级测试方法，最终通过上板调试验证，12路以太网接口在1 000 Mb/s速率下传输稳定、数据无误码。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2