有功电能计量IP核的设计AET-电子技术应用-最丰富的电子设计资源平台

有功电能计量IP核的设计
所属分类：技术论文
上传者：aet
文档大小：226 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：对有功电能计量的数学模型进行了分析，给出了相应的IP核实现模型，并详细讨论了CIC抽取滤波器、IIR高通滤波器、 FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真，用VHDL作为设计语言，在QuartusII软件下完成综合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目标板上实现设计。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动