利用高级Cyclone III FPGA PLL提高灵活性加集成度技术白皮书AET-电子技术应用-最丰富的电子设计资源平台

利用高级Cyclone III FPGA PLL提高灵活性加集成度技术白皮书
所属分类：白皮书
上传者：serena
文档大小：296 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：在使用FPGA 时，经常忽略了它的一个优点——能够集成时钟解决方案。这种集成能力不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA 和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus®II 设计环境，轻松进行设置和配置。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动