基于FPGA的高速LDPC码编码器的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA的高速LDPC码编码器的设计与实现
所属分类：参考设计
上传者：chenyy
文档大小：50 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：LDPC码是通信系统中一种性能十分优秀的信道编码。本文针对便于硬件实现的QC_LDPC码进行了编码器设计，采用多路并行、流水线结构、优化关键路径等多种手段，在Altera公司FPGA平台上实现了编码速率高达1.6Gbps的编码器，并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动