截短Reed-Solomon码译码器的FPGA实现AET-电子技术应用-最丰富的电子设计资源平台

截短Reed-Solomon码译码器的FPGA实现
所属分类：技术论文
上传者：aet
文档大小：256 K
标签： FPGA RS译码器
所需积分：0分积分不够怎么办？
文档介绍：摘要：提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。关键词：RS译码器；关键方程；BM算法；FPGA；并行结构
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动