2010最新获奖文章-----基于FPGA的单精度浮点数乘法器设计AET-电子技术应用-最丰富的电子设计资源平台

2010最新获奖文章-----基于FPGA的单精度浮点数乘法器设计
所属分类：参考设计
上传者：chenyy
文档大小：1698 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：本文设计了一个基于FPGA的单精度浮点数乘法器。乘法器为五级流水线结构。设计中采用了改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构，减少了部分积的数目，缩短了部分积累加的耗时；提出了对尾数定点乘法运算中Wallace树产生的2个伪和采用部分相加的处理方式，有效地提高了的运算速度；并且加入了对特殊值的处理模块，完善了乘法器的功能。单精度浮点数乘法器在Altera DE2开发板上进行了验证，其在Cyclone II EP2C35F672C6器件上的最高工作频率达到212.13 MHz。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动