首页
新闻
业界动态
新品快递
高端访谈
AET原创
市场分析
图说新闻
会展
专题
期刊动态
设计资源
设计应用
解决方案
电路图
技术专栏
资源下载
PCB技术中心
在线工具库
技术频道
模拟设计
嵌入式技术
电源技术
可编程逻辑
测试测量
通信与网络
行业频道
工业自动化
物联网
通信网络
5G
数据中心
信息安全
汽车电子
大学堂
期刊
文献检索
期刊投稿
登录
注册
首页
资源下载
模拟设计
正文
点击进入传感器测试专题
进入了解AET工业互联网专题
Wi-Fi-7第七代无线网络技术专题
欢迎查看AET双碳专题
异步时钟亚稳态及FIFO标志位的产生
所属分类:
技术论文
上传者:
aet
文档大小:
321 K
所需积分:0分
积分不够怎么办?
文档介绍:
在实际工作中常常遇到由异步时钟产生亚稳态的问题。针对这个问题阐述了几种解决方案,其中异步FIFO应用更广泛。在FIFO中关键的问题是标志位的产生, 提出了一种新的异步比较产生空满标志位,然后再利用锁存器实现标志位与时钟的同步,同时在Cadence的EDA平台上实现了逻辑仿真和时序仿真。
现在下载
VIP会员,AET专家下载不扣分;重复下载不扣分,本人上传资源不扣分。
活动
MORE
《集成电路应用》杂志征稿启事
【热门活动】2025年基础电子测试测量方案培训
【技术沙龙】可信数据空间构建“安全合规的数据高速公路”
【下载】5G及更多无线技术应用实战案例
【通知】2025第三届电子系统工程大会调整时间的通知
Copyright © 2005-
2024
华北计算机系统工程研究所版权所有
京ICP备10017138号-2