H.264/AVC中CAVLC编码器的硬件设计与实现AET-电子技术应用-最丰富的电子设计资源平台

H.264/AVC中CAVLC编码器的硬件设计与实现
所属分类：技术论文
上传者：aet
文档大小：311 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：设计了一种H.264标准的CAVLC编码器，对原有软件流程进行部分改进，提出了并行处理各编码子模块的算法结构。重点对非零系数级（level）编码模块进行优化，采用并行处理和流水线相结合的结构，减少了cavlc编码的时钟周期，提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证，最高时钟频率可达158.1 MHz，可满足实时编码H.264高清视频要求
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动