| 利用Virtex-6重新排序型控制器提升DDR SDRAM的效率 | |
| 所属分类：解决方案 | |
| 上传者：nuanyangyang | |
| 文档大小：3826 K | |
| 标签： FPGA | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：高速双倍数据速率（DDR）SDRAM厂商一般均使用峰值数据传输速率来指定器件规格。比如，如果霜厂商把产品命名为DDR3－1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。 虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值传输速率 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2