针对FPGA优化的高分辨率时间数字转换阵列电路AET-电子技术应用-最丰富的电子设计资源平台

针对FPGA优化的高分辨率时间数字转换阵列电路
所属分类：技术论文
上传者：aet
文档大小：308 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动