| 基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计 | |
| 所属分类：技术论文 | |
| 上传者：aet | |
| 文档大小：319 K | |
| 标签： FPGA | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2