数字基带预失真系统中环路延迟估计的FPGA实现AET-电子技术应用-最丰富的电子设计资源平台

数字基带预失真系统中环路延迟估计的FPGA实现
所属分类：参考设计
上传者：aet
文档大小：480 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：基于FPGA芯片Stratix II EP2S60F672C4设计实现了数字基带预失真系统中的环路延迟估计模块。该模块运用了一种环路延迟估计新方法，易于FPGA实现。同时，在信号失真的情况下也能给出正确的估计结果。Modelsim SE 6.5c的时序仿真结果和SignalTaps II的硬件调试结果验证了模块的有效性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动