基于FPGA中断管理的研究及硬件化设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA中断管理的研究及硬件化设计
所属分类：参考设计
上传者：aet
文档大小：481 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：为了满足嵌入式操作系统中实时性要求，提出了基于FPGA的中断管理方法。给出了中断管理模块的结构模型，并采用VHDL硬件描述语言将中断管理模块由硬件实现。针对中断请求和响应方式的不同特点，将其分为系统中断管理和用户中断管理，主要设计了中断源、中断嵌套和时钟节拍中断等管理的逻辑电路。通过仿真实验表明，该结构模型所采用的中断管理方法是正确的，提高了中断处理速度，可满足系统的实时性要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动